МЦСТ-Р500С

МЦСТ Р500С

Общая информация
Запущен	2007 г ( 2007 )
Разработано	Московский Центр SPARC-технологий (МЦСТ)
Общий производитель	ТСМК
Производительность
Макс. процессора Тактовая частота	500 МГц
Архитектура и классификация
Набор инструкций	СПАРК V8
Физические характеристики
Ядра	2

МЦСТ R500S ( русский : МЦСТ R500S ) — 32-битная система на кристалле , разработанная Московским центром SPARC технологий (МЦСТ) и изготовленная TSMC .

Основные характеристики МЦСТ R500S

• реализует архитектуру набора команд SPARC V8 (ISA)
• двухъядерный
• два ядра могут работать в режиме резервирования для повышения надежности системы.
• Основные характеристики:
  • в порядке очереди, по одному выпуску
  • 5-этапный целочисленный конвейер
  • с плавающей запятой 7-ступенчатый конвейер
  • Кэш инструкций L1 16 КБ
  • Кэш данных L1 объемом 32 КБ
• общий кэш L2 объемом 512 КБ
• интегрированные контроллеры:
  • память
  • PCI
  • RDMA (для подключения к другим MCST R500S)
  • MSI ( MBus и SBus )
  • ЭБ
  • ПС/2
  • Ethernet 100
  • SCSI-2
  • РС-232
• 500 МГц Тактовая частота
• Процесс 130 нм
• размер матрицы 100 мм ²
• ~45 миллионов транзисторов
• потребляемая мощность 5 Вт

Ссылки

• "https://web.archive.org/web/20151101211823/http://www.mcst.ru/b_18-19.shtml" (на русском языке)