Заглушка завершающей логики

Терминированная логика серии Stub ( SSTL ) — это группа электрических стандартов для управления линиями передачи, обычно используемых с DRAM на базе DDR микросхемами памяти и модулями памяти. SSTL в первую очередь предназначен для управления модулями SDRAM DDR (с двойной скоростью передачи данных), используемыми в компьютерной памяти ; однако он также используется в других приложениях, особенно в некоторых PHY PCI Express и других высокоскоростных устройствах. ^[1]

Определены четыре уровня напряжения для SSTL:

SSTL_3, 3,3 В, определено в EIA/JESD8-8 1996 г.
SSTL_2, 2,5 В, определенный в EIA/JESD8-9B 2002, используемый, в DDR . среди прочего,
SSTL_18, 1,8 В, определенный в EIA/JESD8-15A, используется, в DDR2 . среди прочего,
SSTL_15, 1,5 В, используется в DDR3 . в том числе и

SSTL_3 использует опорное напряжение 0,45 * VDDQ (1,5 В). SSTL_2 и SSTL_18 указывают на напряжение, равное точно VDDQ/2 (1,25 В и 0,9 В соответственно). ^[2]

SSTL_3 и SSTL_2 поддерживают два класса нагрузки (нагрузка 50 Ом или 25 Ом). SSTL_18 поддерживает только один (нагрузка 25 Ом).

См. также

Логика высокоскоростного трансивера — HSTL

Ссылки

^ Джаси Чанг Особенности проектирования подсистемы памяти DDR3 . Джедекс, 2004, с. 4. http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf
^ Справочник Тома Гранберга по цифровым методам высокоскоростного цифрового проектирования . Пирсон Образование, 2004, с. 160-161.

Внешние ссылки

ссылки на домашнюю страницу JEDEC; требуется (бесплатный) вход в систему:

Эта статья, посвященная электронике, незавершена . Вы можете помочь Википедии, расширив ее .

[1] Джаси Чанг Особенности проектирования подсистемы памяти DDR3 . Джедекс, 2004, с. 4. http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf

[2] Справочник Тома Гранберга по цифровым методам высокоскоростного цифрового проектирования . Пирсон Образование, 2004, с. 160-161.

[1]

[2]