Цифровой понижающий преобразователь

При цифровой обработке сигналов цифровой понижающий преобразователь ( DDC ) преобразует оцифрованный сигнал с ограниченной полосой пропускания в сигнал более низкой частоты с более низкой частотой дискретизации , чтобы упростить последующие этапы радиосвязи. Этот процесс может сохранить всю информацию в интересующем диапазоне частот исходного сигнала. Входные и выходные сигналы могут быть действительными или комплексными выборками. Часто DDC преобразует необработанную радиочастоту или промежуточную частоту в сложный групповой сигнал.

Архитектура

DDC состоит из трех подкомпонентов: прямого цифрового синтезатора (DDS), фильтра нижних частот (LPF) и устройства понижения частоты дискретизации (который может быть интегрирован в фильтр нижних частот).

DDS генерирует сложную синусоиду на промежуточной частоте (ПЧ). Умножение промежуточной частоты на входной сигнал создает изображения с центром на сумме и разности частот (что следует из свойств сдвига частоты преобразования Фурье). Фильтры нижних частот пропускают разностную частоту (т. е. базовую полосу частот), отвергая при этом изображение суммарной частоты, что приводит к сложному представлению исходного сигнала в основной полосе частот. При разумном выборе полосы пропускания ПЧ и ФНЧ комплексный групповой сигнал математически эквивалентен исходному сигналу. В своей новой форме его можно легко уменьшить, и он более удобен для многих алгоритмов DSP.

Можно использовать любой подходящий фильтр нижних частот, включая FIR , IIR и CIC фильтры. Наиболее распространенным выбором является КИХ-фильтр для небольших значений прореживания (менее десяти) или фильтр CIC, за которым следует КИХ-фильтр для больших коэффициентов понижающей дискретизации.

Вариации на тему DDC

Полезны несколько вариантов DDC, в том числе многие из которых вводят сигнал обратной связи в DDS. К ним относятся:

, направленная на принятие решения, Фазовая автоподстройка частоты с восстановлением несущей в которой I и Q сравниваются с ближайшей идеальной точкой созвездия сигнала PSK , а результирующий сигнал ошибки фильтруется и возвращается в DDS.
Петля Костаса , в которой I и Q умножаются и фильтруются низкими частотами как часть цикла восстановления несущей BPSK/QPSK.

Выполнение

DDC чаще всего реализуются в логике в программируемых пользователем вентильных матрицах или интегральных схемах для конкретных приложений . Хотя программные реализации также возможны, операции в DDS, умножителях и входных каскадах фильтров нижних частот выполняются с частотой дискретизации входных данных. Эти данные обычно берутся непосредственно из аналого-цифровых преобразователей (АЦП), работающих на частоте десятков или сотен МГц.

CORDIC являются альтернативой использованию умножителей при реализации цифровых понижающих преобразователей. ^[1]

Ссылки

^ Лёнинг, М.; Хентшель, Т.; Феттвайс, Г. (2000). Цифровое понижающее преобразование в программных радиотерминалах . 10-я Европейская конференция по обработке сигналов (EUSIPCO 2000). стр. 1517–1520.

Дальнейшее чтение

[Loehning_2000-1] Лёнинг, М.; Хентшель, Т.; Феттвайс, Г. (2000). Цифровое понижающее преобразование в программных радиотерминалах . 10-я Европейская конференция по обработке сигналов (EUSIPCO 2000). стр. 1517–1520.

[1]