Jump to content

Список процессоров ARM

(Перенаправлено с ARM6 )

Это список центральных процессоров, основанных на ARM семейства наборах инструкций , разработанных ARM Ltd. и третьими лицами, отсортированный по версии набора инструкций ARM, выпуску и названию. В 2005 году ARM предоставила краткий обзор многочисленных поставщиков, которые используют ядра ARM в своих разработках. [1] Кейл также предоставляет несколько более новую сводку поставщиков процессоров на базе ARM. [2] ARM далее предоставляет диаграмму [3] отображение обзора линейки процессоров ARM с указанием производительности и функциональности в сравнении с возможностями более поздних семейств ядер ARM.

Процессоры

[ редактировать ]

Разработано ARM

[ редактировать ]
Семейство продуктов ARM-архитектура Процессор Особенность Кэш (I/D), MMU Типичный MIPS @ МГц Ссылка
ARM1 ARMv1 ARM1 Первая реализация Никто
ARM2 ARMv2 ARM2 В ARMv2 добавлена ​​инструкция MUL (умножение). Никто 0,33 ДМИПС /МГц
ARM2aS ARMv2a АРМ250 Встроенный MEMC (MMU), графический процессор и процессор ввода-вывода. В ARMv2a добавлены инструкции SWP и SWPB (обмен). Нет, MEMC1a
ARM3 Первый интегрированный кеш-память 4 КБ единый 0,50 ДМИПС/МГц
ARM6 ARMv3 АРМ60 ARMv3 первым поддерживает 32-битное адресное пространство памяти (ранее 26-битное).
В ARMv3M впервые были добавлены длинные инструкции умножения (32x32=64).
Никто 10 MIPS при 12 МГц
АРМ600 Как ARM60, кэш и шина сопроцессора (для модуля с плавающей запятой FPA10) 4 КБ единый 28 MIPS при 33 МГц
АРМ610 Как ARM60, кэш, без шины сопроцессора 4 КБ единый 17 MIPS при 20 МГц
0,65 ДМИПС/МГц
[4]
ARM7 ARMv3 АРМ700 шина сопроцессора (для модуля с плавающей запятой FPA11) 8 КБ единый 40 МГц
АРМ710 Как и ARM700, нет шины сопроцессора. 8 КБ единый 40 МГц [5]
ARM710a Как ARM710, также используется в качестве ядра ARM7100. 8 КБ единый 40 МГц
0,68 ДМИПС/МГц
АРМ7Т ARMv4T ARM7TDMI (-S) Трехэтапный конвейер, Thumb, ARMv4 первым отказался от устаревшей 26-битной адресации ARM. Никто 15 MIPS при 16,8 МГц
63 DMIPS при 70 МГц
АРМ710Т Как ARM7TDMI, кэш 8 КБ унифицированный, MMU 36 MIPS при 40 МГц
АРМ720Т Как ARM7TDMI, кэш 8 КБ унифицированный, MMU с FCSE (расширение быстрого переключения контекста) 60 MIPS при 59,8 МГц
АРМ740Т Как ARM7TDMI, кэш МПУ
ARM7EJ ARMv5TEJ ARM7EJ-S 5-ступенчатый конвейер, Thumb, Jazelle DBX, расширенные инструкции DSP Никто
ARM8 ARMv4 ARM810 5-этапный конвейер, статическое предсказание ветвей, память с двойной пропускной способностью 8 КБ унифицированный, MMU 84 MIPS при 72 МГц
1,16 ДМИПС/МГц
[6] [7]
АРМ9Т ARMv4T ARM9TDMI 5-ступенчатый конвейер, Большой палец Никто
АРМ920Т Как ARM9TDMI, кэш 16 КБ / 16 КБ, MMU с FCSE (расширение быстрого переключения контекста) 200 MIPS при 180 МГц [8]
ARM922T Как и ARM9TDMI, кэши 8 КБ / 8 КБ, MMU
АРМ940Т Как и ARM9TDMI, кэши 4 КБ / 4 КБ, МПУ
ARM9E ARMv5TE ARM946E-S Thumb, расширенные инструкции DSP, кэши Переменная, тесно связанная память, MPU
ARM966E-S Большой палец, расширенные инструкции DSP Нет кеша, TCM
ARM968E-S Как ARM966E-S Нет кеша, TCM
ARMv5TEJ ARM926EJ-S Thumb, Jazelle DBX, расширенные инструкции DSP Переменная, TCM, MMU 220 MIPS при 200 МГц
ARMv5TE ARM996HS Безтактовый процессор, например ARM966E-S Никаких кешей, TCM, MPU
ARM10E ARMv5TE ARM1020E 6-ступенчатый конвейер, Thumb, расширенные инструкции DSP (VFP) 32 КБ / 32 КБ, MMU
ARM1022E Как ARM1020E 16 КБ / 16 КБ, MMU
ARMv5TEJ ARM1026EJ-S Thumb, Jazelle DBX, расширенные инструкции DSP (VFP) Переменная, MMU или MPU
ARM11 ARMv6 ARM1136J(Ф)-С 8-ступенчатый конвейер, SIMD , Thumb, Jazelle DBX, (VFP), расширенные инструкции DSP, невыровненный доступ к памяти Переменная, ММУ 740 @ 532–665 МГц (i.MX31 SoC), 400–528 МГц [9]
ARMv6T2 АРМ1156Т2(Ф)-С 9-ступенчатый конвейер, SIMD , Thumb-2 (VFP), расширенные инструкции DSP Переменная, МПУ [10]
ARMv6Z ARM1176JZ(Ф)-С Как ARM1136EJ(F)-S Переменная, MMU + TrustZone 965 DMIPS при 772 МГц, до 2600 DMIPS с четырьмя процессорами [11]
ARMv6K ARM11MPCore Как ARM1136EJ(F)-S, 1–4 ядра SMP Переменная, ММУ
SecureCore АРМв6-М СК000 Как Кортекс-М0 0,9 ДМИПС/МГц
ARMv4T СК100 Как ARM7TDMI
АРМв7-М СК300 Как Кортекс-М3 1,25 ДМИПС/МГц
Кортекс-М АРМв6-М Кортекс-М0 Профиль микроконтроллера, большинство Thumb + некоторые Thumb-2, [12] аппаратная инструкция умножения (опционально маленькая), дополнительный системный таймер, дополнительная побитовая память Дополнительный кэш, без TCM, без MPU 0,84 ДМИПС/МГц [13]
Кортекс-М0+ Профиль микроконтроллера, большинство Thumb + некоторые Thumb-2, [12] аппаратная инструкция умножения (опционально маленькая), дополнительный системный таймер, дополнительная побитовая память Дополнительный кэш, без TCM, дополнительный MPU с 8 областями 0,93 ДМИПС/МГц [14]
Кортекс-М1 Профиль микроконтроллера, большинство Thumb + некоторые Thumb-2, [12] аппаратная инструкция умножения (необязательно маленькая), опция ОС добавляет указатель SVC / банковского стека, дополнительный системный таймер, без побитовой памяти Дополнительный кэш, 0–1024 КБ I-TCM, 0–1024 КБ D-TCM, без MPU 136 DMIPS @ 170 МГц, [15] (0,8 DMIPS/МГц в зависимости от FPGA) [16] [17]
АРМв7-М Кортекс-М3 Профиль микроконтроллера, Thumb/Thumb-2, аппаратные инструкции умножения и деления, дополнительная побитовая память. Дополнительный кэш, без TCM, дополнительный MPU с 8 областями 1,25 ДМИПС/МГц [18]
ARMv7E-M Кортекс-М4 одинарной точности Профиль микроконтроллера, Thumb/Thumb-2/DSP/опционально VFPv4-SP FPU , аппаратные инструкции умножения и деления, дополнительная побитовая память Дополнительный кэш, без TCM, дополнительный MPU с 8 областями 1,25 DMIPS/МГц (1,27 с FPU) [19]
Кортекс-М7 Профиль микроконтроллера, Thumb/Thumb-2/DSP/опционально VFPv5 FPU одинарной и двойной точности , аппаратные инструкции умножения и деления I-кэш 0–64 КБ, D-кэш 0–64 КБ, I-TCM 0–16 МБ, D-TCM 0–16 МБ (все это с дополнительным ECC), дополнительный MPU с 8 или 16 областями 2,14 ДМИПС/МГц [20]
Базовый уровень ARMv8-M Кортекс-М23 Профиль микроконтроллера, Thumb-1 (большинство), Thumb-2 (некоторые), Divide, TrustZone Дополнительный кэш, без TCM, дополнительный MPU с 16 областями 1,03 ДМИПС/МГц [21]
Основная линия ARMv8-M Кортекс-М33 Профиль микроконтроллера, Thumb-1, Thumb-2, Насыщенный, DSP, Разделение, FPU (SP), TrustZone, Сопроцессор Дополнительный кэш, без TCM, дополнительный MPU с 16 областями 1,50 ДМИПС/МГц [22]
Кортекс-М35П Профиль микроконтроллера, Thumb-1, Thumb-2, Насыщенный, DSP, Разделение, FPU (SP), TrustZone, Сопроцессор Встроенный кэш (с опцией 2–16 КБ), I-кэш, без TCM, дополнительный MPU с 16 регионами 1,50 ДМИПС/МГц [23]
Основная линия ARMv8.1-M Кортекс-М52 1,60 ДМИПС/МГц [24]
Кортекс-М55 1,69 ДМИПС/МГц [25]
Кортекс-М85 3,13 ДМИПС/МГц [26]
Кортекс-Р ARMv7-R Кортекс-R4 Профиль реального времени, Thumb/Thumb-2/DSP/опционально VFPv3 FPU , аппаратные инструкции умножения и опционального деления, опциональная четность и ECC для внутренних шин/кэша/TCM, 8-ступенчатый конвейер, двухъядерный синхронный режим работы с логикой ошибок 0–64 КБ / 0–64 КБ, 0–2 из 0–8 МБ TCM, опция. МПУ с 8/12 регионами 1,67 ДМИПС/МГц [27] [28]
Кортекс-Р5 Профиль реального времени, Thumb / Thumb-2 / DSP / дополнительный VFPv3 FPU и точность, аппаратные инструкции умножения и дополнительные инструкции деления, дополнительные четность и ECC для внутренних шин / кэша / TCM, 8-ступенчатый конвейер, двухъядерный конвейер, работающий с синхронизацией логика неисправности / опционально: 2 независимых ядра, периферийный порт с малой задержкой (LLPP), порт когерентности ускорителя (ACP) [29] 0–64 КБ / 0–64 КБ, 0–2 из 0–8 МБ TCM, опция. МПУ с 12/16 регионами 1,67 ДМИПС/МГц [27] [30]
Кортекс-R7 Профиль реального времени, Thumb/Thumb-2/DSP/опционально VFPv3 FPU и точность, аппаратные инструкции умножения и опционального деления, опциональная четность и ECC для внутренних шин/кэша/TCM, 11-ступенчатый конвейер, двухъядерный конвейер, работающий с синхронизацией логика ошибок / выполнение вне очереди / динамическое переименование регистров / опционально: 2 независимых ядра, периферийный порт с малой задержкой (LLPP), ACP [29] 0–64 КБ / 0–64 КБ, ? 0–128 КБ TCM, опция. МПУ с 16 регионами 2,50 ДМИПС/МГц [27] [31]
Кортекс-R8 подлежит уточнению 0–64 КБ / 0–64 КБ L1, 0–1 / 0–1 МБ TCM, опция MPU с 24 регионами 2,50 ДМИПС/МГц [27] [32]
ARMv8-R Кортекс-R52 подлежит уточнению 0–32 КБ / 0–32 КБ L1, 0–1 / 0–1 МБ TCM, опция MPU с 24+24 регионами 2,09 ДМИПС/МГц [33]
Кортекс-R52+ подлежит уточнению 0–32 КБ / 0–32 КБ L1, 0–1 / 0–1 МБ TCM, опция MPU с 24+24 регионами 2,09 ДМИПС/МГц [34]
Кортекс-R82 подлежит уточнению 16–128 КБ/16–64 КБ L1, 64 КБ–1 МБ L2, 0,16–1/0,16–1 МБ TCM,

выбрать MPU с 32+32 регионами

3,41 ДМИПС/МГц [35] [36]
Кортекс-А
(32-разрядная версия)
ARMv7-А Кортекс-А5 Профиль приложения, ARM / Thumb / Thumb-2 / DSP / SIMD / дополнительный FPU VFPv4-D16 / дополнительный NEON / Jazelle RCT и DBX, 1–4 ядра / дополнительный MPCore, блок управления отслеживанием (SCU), универсальный контроллер прерываний (GIC) , порт когерентности ускорителя (ACP) 4–64 КБ / 4–64 КБ L1, MMU + TrustZone 1,57 DMIPS/МГц на ядро [37]
Кортекс-А7 Профиль приложения, ARM/Thumb/Thumb-2/DSP/VFPv4 FPU/NEON/Jazelle RCT и DBX/Аппаратная виртуализация, упорядоченное выполнение, суперскаляр , 1–4 ядра SMP, MPCore, расширения больших физических адресов (LPAE), отслеживание блок управления (SCU), универсальный контроллер прерываний (GIC), архитектура и набор функций идентичны A15, 8–10-ступенчатый конвейер, конструкция с низким энергопотреблением [38] 8–64 КБ / 8–64 КБ L1, 0–1 МБ L2, MMU + TrustZone 1,9 DMIPS/МГц на ядро [39]
Кортекс-А8 Профиль приложения, ARM/Thumb/Thumb-2/VFPv3 FPU/NEON/Jazelle RCT и DAC, 13-ступенчатый суперскалярный конвейер 16–32 КБ / 16–32 КБ L1, 0–1 МБ L2 опц. ECC, MMU + TrustZone До 2000 (2,0 DMIPS/МГц на скорости от 600 МГц до более 1 ГГц ) [40]
Кортекс-А9 Профиль приложения, ARM / Thumb / Thumb-2 / DSP / дополнительный FPU VFPv3 / дополнительный NEON / Jazelle RCT и DBX, из строя, спекулятивный выход суперскаляр , 1–4 ядра SMP, MPCore, блок управления отслеживанием (SCU), универсальный контроллер прерываний (GIC), порт когерентности ускорителя (ACP) 16–64 КБ / 16–64 КБ L1, 0–8 КБ L2 опц. четность, MMU + TrustZone 2,5 DMIPS/МГц на ядро, 10 000 DMIPS при 2 ГГц на оптимизированном по производительности процессоре TSMC 40G (двухъядерный) [41]
Кортекс-А12 Профиль приложения, ARM/Thumb-2/DSP/VFPv4 FPU/NEON/аппаратная виртуализация, выхода из строя, спекулятивная проблема суперскаляр , 1–4 ядра SMP, расширения больших физических адресов (LPAE), блок управления отслеживанием (SCU), универсальный контроллер прерываний (GIC), порт когерентности ускорителя (ACP) 32−64 КБ 3,0 DMIPS/МГц на ядро [42]
Кортекс-А15 Профиль приложения, ARM/Thumb/Thumb-2/DSP/VFPv4 FPU/NEON/целочисленное деление/flyed MAC/Jazelle RCT/аппаратная виртуализация, вне порядка, спекулятивные проблемы суперскаляр , 1–4 ядра SMP, MPCore, большой физический адрес Расширения (LPAE), блок управления отслеживанием (SCU), универсальный контроллер прерываний (GIC), ACP, 15-24-ступенчатый конвейер [38] 32 КБ с контролем четности / 32 КБ с ECC L1, 0–4 МБ L2, L2 с ECC, MMU + TrustZone Не менее 3,5 DMIPS/МГц на ядро ​​(до 4,01 DMIPS/МГц в зависимости от реализации) [43] [44]
Кортекс-А17 Профиль приложения, ARM/Thumb/Thumb-2/DSP/VFPv4 FPU/NEON/целочисленное деление/flyed MAC/Jazelle RCT/аппаратная виртуализация, вне порядка, спекулятивные проблемы суперскаляр , 1–4 ядра SMP, MPCore, большой физический адрес Расширения (LPAE), блок управления отслеживанием (SCU), универсальный контроллер прерываний (GIC), ACP 32 КБ L1, 256 КБ–8 МБ L2 с дополнительным ECC 2,8 ДМИПС/МГц [45]
ARMv8-А Кортекс-А32 Профиль приложения, AArch32, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, двойная проблема, упорядоченный конвейер 8–64 КБ с дополнительной проверкой четности / 8–64 КБ с дополнительной ECC L1 на ядро, 128 КБ–1 МБ L2 с дополнительной общей ECC [46]
Кортекс-А
(64-разрядная версия)
ARMv8-А Кортекс-А34 Профиль приложения, AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, 2-ширинное декодирование, упорядоченный конвейер 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128 КБ–1 МБ L2, общие, 40-битные физические адреса [47]
Кортекс-А35 Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, 2-ширинное декодирование, упорядоченный конвейер 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128 КБ–1 МБ L2, общие, 40-битные физические адреса 1,78 ДМИПС/МГц [48]
Кортекс-А53 Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, 2-ширинное декодирование, упорядоченный конвейер 8–64 КБ с контролем четности / 8–64 КБ с ECC L1 на ядро, 128 КБ–2 МБ общего уровня L2, 40-битные физические адреса 2,3 ДМИПС/МГц [49]
Кортекс-А57 Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования 3-й ширины, конвейер с глубоким нарушением порядка 48 КБ с контролем четности DED / 32 КБ с ECC L1 на ядро; 512 КБ–2 МБ L2, общий с ECC; 44-битные физические адреса 4,1–4,8 ДМИПС/МГц [50] [51] [52]
Кортекс-А72 Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр 3-й ширины, конвейер с глубоким нарушением порядка 48 КБ с контролем четности DED / 32 КБ с ECC L1 на ядро; 512 КБ–2 МБ L2, общий с ECC; 44-битные физические адреса 6,3–7,3 ДМИПС/МГц [53] [54]
Кортекс-А73 Профиль приложения, AArch32 и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр 2-й ширины, конвейер с глубоким нарушением порядка 64 КБ / 32–64 КБ L1 на ядро, 256 КБ–8 МБ L2, общий с дополнительным ECC, 44-битные физические адреса 7,4–8,5 ДМИПС/МГц [53] [55]
ARMv8.2-А Кортекс-А55 Профиль приложения, AArch32 и AArch64, 1–8 ядер SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, 2-ширинное декодирование, упорядоченный конвейер [56] 16–64 КБ / 16–64 КБ L1, 256 КБ L2 на ядро, 4 МБ общего уровня L3 3 ДМИПС/МГц [53] [57]
Кортекс-А65 Профиль приложения, AArch64, 1–8 ядер SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования с 2-мя уровнями, проблема с 3-мя значениями ширины, конвейер вне порядка, SMT [58]
Кортекс-A65AE Как и ARM Cortex-A65, добавлен двухъядерный блокировщик для приложений безопасности. 64/64 КБ L1, 256 КБ L2 на ядро, 4 МБ общего L3 [59]
Кортекс-А75 Профиль приложения, AArch32 и AArch64, 1–8 ядер SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования 3-й ширины, конвейер с глубоким нарушением порядка [60] 64/64 КБ L1, 512 КБ L2 на ядро, 4 МБ общего L3 8,2–9,5 ДМИПС/МГц [53] [61]
Кортекс-А76 Профиль приложения, AArch32 (непривилегированный уровень или только EL0) и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования 4-й ширины, 8-сторонняя проблема, 13-ступенчатый конвейер, глубокий выход трубопровод по порядку [62] 64/64 КБ L1, 256–512 КБ L2 на ядро, 512 КБ–4 МБ L3, общий 10,7–12,4 ДМИПС/МГц [53] [63]
Кортекс-A76AE Как и ARM Cortex-A76, добавлен двухъядерный блокировщик для приложений безопасности. [64]
Кортекс-А77 Профиль приложения, AArch32 (только непривилегированный уровень или EL0) и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования 4-й ширины, выборка инструкций 6-й ширины, 12-сторонняя проблема, 13-ступенчатый конвейер, глубоко неисправный конвейер [62] Кэш L0 MOP 1,5 КБ, L1 64/64 КБ, L2 256–512 КБ на ядро, общий L3 512 КБ–4 МБ 13–16 ДМИПС/МГц [65] [66]
Кортекс-А78 [67]
Кортекс-A78AE Как и ARM Cortex-A78, добавлен двухъядерный блокировщик для приложений безопасности. [68]
Кортекс-A78C [69]
ARMv9-А Кортекс-А510
Кортекс-А710 [70]
Кортекс-A715
ARMv9.2-А Кортекс-А520
Кортекс-A720
Кортекс-Х ARMv8.2-А Кортекс-X1 Вариант Cortex-A78 с настроенной производительностью
ARMv9-А Кортекс-X2
Кортекс-X3
ARMv9.2-А Кортекс-X4
Неоверс ARMv8.2-А Неоверс N1 Профиль приложения, AArch32 (только непривилегированный уровень или EL0) и AArch64, 1–4 ядра SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования 4-й ширины, 8-сторонняя отправка/выдача, 13-этапный конвейер, глубоко неисправный трубопровод [62] 64/64 КБ L1, 512–1024 КБ L2 на ядро, 2–128 МБ общего уровня L3, 128 МБ кэша системного уровня [71]
Неоверс E1 Профиль приложения, AArch64, 1–8 ядер SMP, TrustZone, расширенный SIMD NEON, VFPv4, аппаратная виртуализация, суперскаляр декодирования с двумя уровнями, проблема с шириной 3, 10-ступенчатый конвейер, конвейер вне порядка, SMT 32–64 КБ / 32–64 КБ L1, 256 КБ L2 на ядро, 4 МБ общего уровня L3 [72]
ARMv8.4-А Неоверс V1 [73]
ARMv9-А Неоверс N2 [74]
Неоверс V2 [75]
ARMv9.2-А Неоверс N3 [76]
Неоверс V3 [77]
Семейство ARM ARM-архитектура Ядро ARM Особенность Кэш (I/D), MMU Типичный MIPS @ МГц Ссылка

Разработано третьими сторонами

[ редактировать ]

Эти ядра реализуют набор инструкций ARM и были разработаны независимо компаниями, имеющими архитектурную лицензию ARM.

Семейство продуктов ARM-архитектура Процессор Особенность Кэш (I/D), MMU Типичный MIPS @ МГц
СтронгАРМ
( Цифровой )
ARMv4 СА-110 5-ступенчатый конвейер 16 КБ / 16 КБ, MMU 100–233 МГц
1,0 ДМИПС/МГц
СА-1100 производная от SA-110 16 КБ/8 КБ, MMU
Фарадей [78]
( Технология Фарадея )
ARMv4 ФА510 6-ступенчатый конвейер Кэш до 32 КБ/32 КБ, MPU 1,26 ДМИПС/МГц
100–200 МГц
FA526 Кэш до 32 КБ/32 КБ, MMU 1,26 MIPS/МГц
166–300 МГц
FA626 8-ступенчатый конвейер Кэш 32 КБ/32 КБ, MMU 1,35 ДМИПС/МГц
500 МГц
ARMv5TE FA606TE 5-ступенчатый конвейер Нет кеша, нет MMU 1,22 ДМИПС/МГц
200 МГц
FA626TE 8-ступенчатый конвейер Кэш 32 КБ/32 КБ, MMU 1,43 MIPS/МГц
800 МГц
FMP626TE 8-ступенчатый конвейер, СМП 1,43 MIPS/МГц
500 МГц
FA726TE 13-ступенчатый конвейер, двойная проблема 2,4 ДМИПС/МГц
1000 МГц
XScale
( Интел / Марвелл )
ARMv5TE XScale 7-ступенчатый конвейер, Thumb, расширенные инструкции DSP 32 КБ / 32 КБ, MMU 133–400 МГц
Бульвар Беспроводной MMX беспроводной SpeedStep. , добавлен 32 КБ / 32 КБ, MMU 312–624 МГц
Монаханс [79] Добавлен беспроводной MMX2. 32 КБ / 32 КБ L1, дополнительный кэш L2 до 512 КБ, MMU До 1,25 ГГц
Шива
(Марвелл)
ARMv5 Ферокеон 5–8-ступенчатый конвейер, по одному выпуску 16 КБ / 16 КБ, MMU 600–2000 МГц
Джолтеон 5–8-ступенчатый конвейер, двойной выпуск 32 КБ / 32 КБ, MMU
PJ1 (ирокез) 5–8-ступенчатый конвейер, одиночный выпуск, Wireless MMX2 32 КБ / 32 КБ, MMU 1,46 ДМИПС/МГц
1,06 ГГц
ARMv6/ARMv7-А PJ4 6–9-ступенчатый конвейер, двойной выпуск, Wireless MMX2, SMP 32 КБ / 32 КБ, MMU 2,41 ДМИПС/МГц
1,6 ГГц
Львиный зев
( Квалкомм )
ARMv7-А Скорпион [80] 1 или 2 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv3 FPU / NEON (ширина 128 бит) 256 КБ L2 на ядро 2,1 DMIPS/МГц на ядро
Крайт [80] 1, 2 или 4 ядра. ARM / Thumb / Thumb-2 / DSP / SIMD / VFPv4 FPU / NEON (ширина 128 бит) 4 КБ/4 КБ L0, 16 КБ/16 КБ L1, 512 КБ L2 на ядро 3,3 DMIPS/МГц на ядро
ARMv8-А Крио [81] 4 ядра. ? До 2,2 ГГц

(6,3 ДМИПС/МГц)

Топор
( Яблоко )
ARMv7-А Быстрый [82] 2 ядра. ARM/Thumb/Thumb-2/DSP/SIMD/VFPv4 FPU /NEON L1: 32 КБ / 32 КБ, L2: общий 1 МБ 3,5 DMIPS/МГц на ядро
ARMv8-А Циклон [83] 2 ядра. ARM/Thumb/Thumb-2/DSP/SIMD/VFPv4 FPU /NEON/ TrustZone / AArch64 . Непорядковый, суперскалярный. L1: 64 КБ / 64 КБ, L2: общий 1 МБ
SLC: 4 МБ
1,3 или 1,4 ГГц
ARMv8-А Тайфун [83] [84] 2 или 3 ядра. ARM/Thumb/Thumb-2/DSP/SIMD/VFPv4 FPU /NEON/ TrustZone / AArch64 L1: 64 КБ/64 КБ, L2: 1 МБ или 2 МБ общий
SLC: 4 МБ
1,4 или 1,5 ГГц
ARMv8-А Твистер [85] 2 ядра. ARM/Thumb/Thumb-2/DSP/SIMD/VFPv4 FPU /NEON/ TrustZone / AArch64 L1: 64 КБ / 64 КБ, L2: общий 2 МБ
SLC: 4 МБ или 0 МБ
1,85 или 2,26 ГГц
ARMv8-А Ураган и Зефир [86] Ураган: 2 или 3 ядра. AArch64, нарушение порядка, суперскаляр, 6-декодирование, 6-выпуск, 9-ширина
Зефир: 2 или 3 ядра. AArch64, неисправен, суперскаляр.
L1: 64 КБ/64 КБ, L2: 3 МБ или 8 МБ общий
L1: 32 КБ/32 КБ. Л2: нет
SLC: 4 МБ или 0 МБ
2,34 или 2,38 ГГц
1,05 ГГц
ARMv8.2-А Муссон и Мистраль [87] Муссон: 2 ядра. AArch64, не по порядку, суперскаляр, 7-декодирование, ?-выпуск, 11-ширина
Мистраль: 4 ядра. AArch64, неисправен, суперскаляр. На основе Свифта.
L1I: 128 КБ, L1D: 64 КБ, L2: общий 8 МБ
L1: 32 КБ / 32 КБ, L2: общий 1 МБ
SLC: 4 МБ
2,39 ГГц
1,70 ГГц
ARMv8.3-А Вихрь и Буря [88] Vortex: 2 или 4 ядра. AArch64, не по порядку, суперскаляр, 7-декодирование, ?-выпуск, 11-ширина
Темпест: 4 ядра. AArch64, нарушение порядка, суперскаляр, 3-декодирование. На основе Свифта.
L1: 128 КБ / 128 КБ, L2: общий 8 МБ
L1: 32 КБ / 32 КБ, L2: общий 2 МБ
SLC: 8 МБ
2,49 ГГц
1,59 ГГц
ARMv8.4-А Молния и гром [89] Молния: 2 ядра. AArch64, не по порядку, суперскаляр, 7-декодирование, ?-выпуск, 11-ширина
Гром: 4 ядра. AArch64, неисправен, суперскаляр.
L1: 128 КБ / 128 КБ, L2: общий 8 МБ
L1: 32 КБ/48 КБ, L2: общий 4 МБ
SLC: 16 МБ
2,66 ГГц
1,73 ГГц
ARMv8.5-А Огненная буря и ледяная буря [90] Огненный шторм: 2 ядра. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Ледяной шторм: 4 ядра. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 7-ширинный.
L1: 192 КБ/128 КБ, L2: общий 8 МБ
L1: 128 КБ/64 КБ, L2: общий 4 МБ
SLC: 16 МБ
3,0 ГГц
1,82 ГГц
ARMv8.6-А Лавина и метель Лавина: 2 ядра. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Близзард: 4 ядра. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 8-ширинный.
L1: 192 КБ/128 КБ, L2: общий 12 МБ
L1: 128 КБ/64 КБ, L2: общий 4 МБ
SLC: 32 МБ
2,93 или 3,23 ГГц
2,02 ГГц
ARMv8.6-А Эверест и Пилообразный Эверест: 2 ядра. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Пилообразный: 4 ядра. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 8-ширинный.
L1: 192 КБ/128 КБ, L2: общий 16 МБ
L1: 128 КБ/64 КБ, L2: общий 4 МБ
SLC: 24 МБ
3,46 ГГц
2,02 ГГц
ARMv8.6-А Яблоко А17 Про Apple A17 Pro (P-ядра): 2 ядра. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Apple A17 Pro (E-ядра): 4 ядра. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 8-ширинный.
L1: 192 КБ/128 КБ, L2: общий 16 МБ
L1: 128 КБ/64 КБ, L2: общий 4 МБ
SLC: 24 МБ
3,78 ГГц
2,11 ГГц
Мкс
( Яблоко )
ARMv8.5-А Огненная буря и ледяная буря Firestorm: 4, 6, 8 или 16 ядер. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Icestorm: 2 или 4 ядра. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 7-ширинный.
L1: 192 КБ/128 КБ, L2: общий 12, 24 или 48 МБ
L1: 128 КБ/64 КБ, L2: общий 4 или 8 МБ
SLC: 8, 24, 48 или 96 МБ
3,2–3,23 ГГц
2,06 ГГц
ARMv8.6-А Лавина и метель Avalanche: 4, 6, 8 или 16 ядер. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Blizzard: 4 или 8 ядер. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 8-ширинный.
L1: 192 КБ/128 КБ, L2: общий 16, 32 или 64 МБ
L1: 128 КБ/64 КБ, L2: общий 4 или 8 МБ
SLC: 8, 24, 48 или 96 МБ
3,49 ГГц
2,42 ГГц
ARMv8.6-А Apple M3 Apple M3 (P-ядра): 4, 5, 6, 10, 12 или 16 ядер. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Apple M3 (E-ядра): 4 или 6 ядер. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 8-ширинный.
L1: 192 КБ/128 КБ, L2: общий 16, 32 или 64 МБ
L1: 128 КБ/64 КБ, L2: общий 4 или 8 МБ
SLC: 8, 24, 48 или 96 МБ
4,05 ГГц
2,75 ГГц
ARMv9.2-А Яблоко М4 Apple M4 (P-ядра): 3 или 4 ядра. AArch64, не по порядку, суперскалярный, 8-декодированный, ?-выпуск, 14-ширинный
Apple M4 (E-ядра): 6 ядер. AArch64, не по порядку, суперскалярный, 4-декодированный, ?-выпуск, 8-ширинный.
L1: 192 КБ/128 КБ, L2: общий 16, 32 или 64 МБ
L1: 128 КБ/64 КБ, L2: общий 4 или 8 МБ
SLC: 8, 24, 48 или 96 МБ
4,40 ГГц
2,85 ГГц
X-ген
( Прикладной Микро )
ARMv8-А X-ген 64-разрядная версия, четырехъядерная версия, SMP, 64 ядра [91] Кэш, MMU, виртуализация 3 ГГц (4,2 DMIPS/МГц на ядро)
Денвер
( Нвидиа )
ARMv8-А Денвер [92] [93] 2 ядра. AArch64 , 7-ширинный суперскаляр , упорядоченный, динамическая оптимизация кода, кэш оптимизации 128 МБ,
Денвер1: 28 морских миль, Денвер2: 16 морских миль
128 КБ I-кэша / 64 КБ D-кэша До 2,5 ГГц
Кармель
( Нвидиа )
ARMv8.2-А Кармель [94] [95] 2 ядра. AArch64 шириной 10 , суперскаляр , упорядоченная, динамическая оптимизация кода, ? кэш оптимизации МБ,
функциональная безопасность, двойное исполнение, четность и ECC
? КБ I-кэша / ? КБ D-кэша До? ГГц
ThunderX
( Кавиум )
ARMv8-А ThunderX 64-битная, с двумя моделями с 8–16 или 24–48 ядрами (×2 с двумя чипами) ? До 2,2 ГГц
К12
( АМД )
ARMv8-А К12 [96] ? ? ?
Эксинос
( Samsung )
ARMv8-А М1 («Мангуст») [97] 4 ядра. AArch64, 4-ширинный, четырехвыпускной, суперскалярный, не по порядку 64 КБ I-кэша / 32 КБ D-кэша, L2: 16-канальный общий 2 МБ 5,1 ДМИПС/МГц

(2,6 ГГц)

ARMv8-А М2 («Мангуст») 4 ядра. AArch64, 4-ширинный, четырехвыпускной, суперскалярный, не по порядку 64 КБ I-кэша / 32 КБ D-кэша, L2: 16-канальный общий 2 МБ 2,3 ГГц
ARMv8-А М3 («Сурикат») [98] 4 ядра, AArch64, 6-декодирование, 6-выпуск, 6-ширина. суперскалярный, не по порядку 64 КБ I-кэша / 64 КБ D-кэша, L2: 8-канальный частный 512 КБ, L3: 16-канальный общий 4 МБ 2,7 ГГц
ARMv8.2-А М4 («Гепард») [99] 2 ядра, AArch64, 6-декодирование, 6-выпуск, 6-ширина. суперскалярный, не по порядку 64 КБ I-кэша / 64 КБ D-кэша, L2: 8-канальный частный 1 МБ, L3: 16-канальный общий 3 МБ 2,73 ГГц
ARMv8.2-А М5 («Лев») 2 ядра, AArch64, 6-декодирование, 6-выпуск, 6-ширина. суперскалярный, не по порядку 64 КБ I-кэша / 64 КБ D-кэша, L2: 8-сторонний общий 2 МБ, L3: 12-сторонний общий 3 МБ 2,73 ГГц

Хронология

[ редактировать ]

В следующей таблице перечислены все ядра по годам их анонса. [100] [101]

Год Классические ядра Ядра коры Ядра Neoverse
АРМ1-6 ARM7 ARM8 ARM9 ARM10 ARM11 Микроконтроллер В режиме реального времени Приложение
(32-разрядная версия)
Приложение
(64-разрядная версия)
Приложение
(64-разрядная версия)
1985 ARM1
1986 ARM2
1989 ARM3
1992 АРМ250
1993 АРМ60
АРМ610
АРМ700
1994 АРМ710
ARM7DI
ARM7TDMI
1995 ARM710a
1996 ARM810
1997 АРМ710Т
АРМ720Т
АРМ740Т
1998 ARM9TDMI
АРМ940Т
1999 АРМ9Е-С
ARM966E-S
2000 АРМ920Т
ARM922T
ARM946E-S
АРМ1020Т
2001 АРМ7ТДМИ-С
ARM7EJ-S
ARM9EJ-S
ARM926EJ-S
ARM1020E
ARM1022E
2002 ARM1026EJ-S ARM1136J(Ф)-С
2003 ARM968E-S АРМ1156Т2(Ф)-С
ARM1176JZ(Ф)-С
2004 Кортекс-М3
2005 ARM11MPCore Кортекс-А8
2006 ARM996HS
2007 Кортекс-М1 Кортекс-А9
2008
2009 Кортекс-М0 Кортекс-А5
2010 Кортекс-М4(Ф) Кортекс-А15
2011 Кортекс-R4
Кортекс-Р5
Кортекс-R7
Кортекс-А7
2012 Кортекс-М0+ Кортекс-А53
Кортекс-А57
2013 Кортекс-А12
2014 Кортекс-М7(Ф) Кортекс-А17
2015 Кортекс-А35
Кортекс-А72
2016 Кортекс-М23
Кортекс-М33(Ф)
Кортекс-R8
Кортекс-R52
Кортекс-А32 Кортекс-А73
2017 Кортекс-А55
Кортекс-А75
2018 Кортекс-М35П(Ф) Кортекс-A65AE
Кортекс-А76
Кортекс-A76AE
2019 Кортекс-А77 Неоверс E1
Неоверс N1
2020 Кортекс-М55(Ф) Кортекс-R82 Кортекс-А78
Кортекс-X1 [102]
Неоверс V1 [103]
2021 Кортекс-А510
Кортекс-А710
Кортекс-X2
Неоверс N2
2022 Кортекс-М85(Ф) Кортекс-R52+ Кортекс-A715
Кортекс-X3
2023 Кортекс-М52(Ф) Кортекс-А520
Кортекс-A720
Кортекс-X4
2024 Кортекс-R82AE Кортекс-A520AE
Кортекс-A720AE
Кортекс-A725
Кортекс-X925
Неоверс N3
Неоверс V3
Неоверс V3AE

См. также

[ редактировать ]
  1. ^ «Стандартные продукты на базе ARM» (PDF) . 2005. Архивировано из оригинала (PDF) 20 октября 2017 года . Проверено 23 декабря 2017 г.
  2. ^ ARM Ltd и ARM Germany GmbH. «База данных устройств» . Кейл. Архивировано из оригинала 10 января 2011 года . Проверено 6 января 2011 г.
  3. ^ «Процессоры» . РУКА. 2011. Архивировано из оригинала 17 января 2011 года . Проверено 6 января 2011 г.
  4. ^ «Техническое описание ARM610» (PDF) . АРМ Холдингс . Август 1993 года . Проверено 29 января 2019 г.
  5. ^ «Техническое описание ARM710» (PDF) . АРМ Холдингс . Июль 1994 года . Проверено 29 января 2019 г.
  6. ^ ARM Holdings (7 августа 1996 г.). «ARM810 — Танцы в такт другому барабану» (PDF) . Горячие чипсы . Архивировано (PDF) из оригинала 24 декабря 2018 года . Проверено 14 ноября 2018 г.
  7. ^ «Технология СБИС теперь поставляет ARM810» . ЭЭ Таймс . 26 августа 1996 года. Архивировано из оригинала 26 сентября 2013 года . Проверено 21 сентября 2013 г.
  8. ^ Регистр 13, регистр PID FCSE. Архивировано 7 июля 2011 г. в техническом справочном руководстве Wayback Machine ARM920T.
  9. ^ «ARM1136J(F)-S – ARM-процессор» . Арм.ком. Архивировано из оригинала 21 марта 2009 года . Проверено 18 апреля 2009 г.
  10. ^ «Процессор ARM1156» . Арм Холдингс . Архивировано из оригинала 13 февраля 2010 года.
  11. ^ «Семейство процессоров ARM11» . РУКА. Архивировано из оригинала 15 января 2011 года . Проверено 12 декабря 2010 г.
  12. ^ Jump up to: а б с «Набор инструкций Cortex-M0/M0+/M1; ARM Holding» . Архивировано из оригинала 18 апреля 2013 года.
  13. ^ «Кортекс-М0» . Разработчик рук . Проверено 23 сентября 2020 г.
  14. ^ «Кортекс-М0+» . Разработчик рук . Проверено 23 сентября 2020 г.
  15. ^ «ARM расширяет семейство Cortex первым процессором, оптимизированным для FPGA» (пресс-релиз). АРМ Холдингс. 19 марта 2007 г. Архивировано из оригинала 5 мая 2007 г. Проверено 11 апреля 2007 г.
  16. ^ «АРМ Кортекс-М1» . Веб-сайт продукта ARM. Архивировано из оригинала 1 апреля 2007 года . Проверено 11 апреля 2007 г.
  17. ^ «Кортекс-М1» . Разработчик рук . Проверено 23 сентября 2020 г.
  18. ^ «Кортекс-М3» . Разработчик рук . Проверено 23 сентября 2020 г.
  19. ^ «Кортекс-М4» . Разработчик рук . Проверено 23 сентября 2020 г.
  20. ^ «Кортекс-М7» . Разработчик рук . Проверено 23 сентября 2020 г.
  21. ^ «Кортекс-М23» . Разработчик рук . Проверено 23 сентября 2020 г.
  22. ^ «Кортекс-М33» . Разработчик рук . Проверено 23 сентября 2020 г.
  23. ^ «Кортекс-М35П» . Разработчик рук . Архивировано из оригинала 8 мая 2019 года . Проверено 29 апреля 2019 г.
  24. ^ «Кортекс-М52» . Разработчик рук . Проверено 23 ноября 2023 г.
  25. ^ «Кортекс-М55» . Разработчик рук . Проверено 28 сентября 2020 г.
  26. ^ «Кортекс-М85» . Разработчик рук . Проверено 7 июля 2022 г.
  27. ^ Jump up to: а б с д «Кортекс-Р – Разработчик рук» . ARM-разработчик . Арм ООО. Архивировано из оригинала 30 марта 2018 года . Проверено 29 марта 2018 г.
  28. ^ «Кортекс-Р4» . Разработчик рук . Проверено 23 сентября 2020 г.
  29. ^ Jump up to: а б «Пресс-релиз Cortex-R5 и Cortex-R7; ARM Holdings; 31 января 2011 г.» . Архивировано из оригинала 7 июля 2011 года . Проверено 13 июня 2011 г.
  30. ^ «Кортекс-Р5» . Разработчик рук . Проверено 23 сентября 2020 г.
  31. ^ «Кортекс-Р7» . Разработчик рук . Проверено 23 сентября 2020 г.
  32. ^ «Кортекс-Р8» . Разработчик рук . Проверено 23 сентября 2020 г.
  33. ^ «Кортекс-Р52» . Разработчик рук . Архивировано из оригинала 23 ноября 2023 года . Проверено 23 ноября 2023 г.
  34. ^ «Кортекс-Р52» . Разработчик рук . Архивировано из оригинала 23 ноября 2023 года . Проверено 23 ноября 2023 г.
  35. ^ «Кортекс-Р82» . Разработчик рук . Проверено 30 сентября 2020 г.
  36. ^ «Таблица сравнения Arm Cortex-R_v2» (PDF) . ARM-разработчик . 2020 . Проверено 30 сентября 2020 г.
  37. ^ «Кортекс-А5» . Разработчик рук . Проверено 23 сентября 2020 г.
  38. ^ Jump up to: а б «Глубоко внутри нового убийцы Intel от ARM» . Регистр. 20 октября 2011 г. Архивировано из оригинала 10 августа 2017 г. . Проверено 10 августа 2017 г.
  39. ^ «Кортекс-А7» . Разработчик рук . Проверено 23 сентября 2020 г.
  40. ^ «Кортекс-А8» . Разработчик рук . Проверено 23 сентября 2020 г.
  41. ^ «Кортекс-А9» . Разработчик рук . Проверено 23 сентября 2020 г.
  42. ^ «Краткое описание Cortex-A12; ARM Holdings» . Архивировано из оригинала 7 июня 2013 года . Проверено 3 июня 2013 г.
  43. ^ «Эксклюзив: ARM Cortex-A15 «на 40 процентов» быстрее, чем Cortex-A9 | ITProPortal.com» . Архивировано из оригинала 21 июля 2011 года . Проверено 13 июня 2011 г.
  44. ^ «Кортекс-А15» . Разработчик рук . Проверено 23 сентября 2020 г.
  45. ^ «Кортекс-А17» . Разработчик рук . Проверено 23 сентября 2020 г.
  46. ^ «Кортекс-А32» . Разработчик рук . Проверено 23 сентября 2020 г.
  47. ^ «Кортекс-А34» . Разработчик рук . Проверено 11 октября 2019 г.
  48. ^ «Кортекс-А35» . Разработчик рук . Проверено 23 сентября 2020 г.
  49. ^ «Кортекс-А53» . Разработчик рук . Проверено 23 сентября 2020 г.
  50. ^ «Cortex-Axe против производительности» . Архивировано из оригинала 15 июня 2017 года . Проверено 5 мая 2017 г.
  51. ^ «Относительная производительность 32-битных и 64-битных ядер ARM Cortex-A» . 9 апреля 2015 года. Архивировано из оригинала 1 мая 2017 года . Проверено 5 мая 2017 г.
  52. ^ «Кортекс-А57» . Разработчик рук . Проверено 23 сентября 2020 г.
  53. ^ Jump up to: а б с д и Сима, Дезё (ноябрь 2018 г.). «Процессорные линии ARM» (PDF) . Университет Обуда, Колледж Неймана . Проверено 26 мая 2022 г.
  54. ^ «Кортекс-А72» . Разработчик рук . Проверено 23 сентября 2020 г.
  55. ^ «Кортекс-А73» . Разработчик рук . Проверено 23 сентября 2020 г.
  56. ^ «Hardware.Info Нидерланды» . nl.hardware.info (на голландском языке). Архивировано из оригинала 24 декабря 2018 года . Проверено 27 ноября 2017 г.
  57. ^ «Кортекс-А55» . Разработчик рук . Проверено 23 сентября 2020 г.
  58. ^ «Кортекс-А65» . Разработчик рук . Проверено 3 октября 2020 г. .
  59. ^ «Кортекс-А65АЕ» . Разработчик рук . Проверено 11 октября 2019 г.
  60. ^ «Hardware.Info Нидерланды» . nl.hardware.info (на голландском языке). Архивировано из оригинала 24 декабря 2018 года . Проверено 27 ноября 2017 г.
  61. ^ «Кортекс-А75» . Разработчик рук . Проверено 23 сентября 2020 г.
  62. ^ Jump up to: а б с «Представлен процессор Arm Cortex-A76: стремление к вершине для 7-нм техпроцесса» . АнандТех . Архивировано из оригинала 16 ноября 2018 года . Проверено 15 ноября 2018 г.
  63. ^ «Кортекс-А76» . Разработчик рук . Проверено 23 сентября 2020 г.
  64. ^ «Кортекс-А76АЕ» . Разработчик рук . Проверено 29 сентября 2020 г.
  65. ^ По данным ARM, Cortex-A77 имеет улучшение однопоточной производительности IPC на 20% по сравнению со своим предшественником в Geekbench 4, на 23% в SPECint2006, на 35% в SPECfp2006, на 20% в SPECint2017 и на 25% в SPECfp2017.
  66. ^ «Кортекс-А77» . Разработчик рук . Проверено 16 июня 2019 г.
  67. ^ «Кортекс-А78» . Разработчик рук . Проверено 29 сентября 2020 г.
  68. ^ «Кортекс-А78АЕ» . Разработчик рук . Проверено 30 сентября 2020 г.
  69. ^ «Кортекс-А78С» . Разработчик рук . Проверено 26 ноября 2020 г.
  70. ^ «Первые процессоры Armv9 Cortex для потребительских вычислений» . сообщество.arm.com . Проверено 24 августа 2021 г.
  71. ^ «Неоверс N1» . Разработчик рук . Проверено 16 июня 2019 г.
  72. ^ «Неоверс Е1» . Разработчик рук . Проверено 3 октября 2020 г. .
  73. ^ «Неоверс V1» . Developer.arm.com . Проверено 30 августа 2022 г.
  74. ^ «Неоверс N2» . Developer.arm.com . Проверено 30 августа 2022 г.
  75. ^ «Неоверс V2» . Developer.arm.com . Проверено 8 мая 2022 г.
  76. ^ «Неоверс N3» . Developer.arm.com . Проверено 8 мая 2024 г.
  77. ^ «Неоверс V3» . Developer.arm.com . Проверено 8 мая 2022 г.
  78. ^ «Процессорные ядра» . Технология Фарадея . Архивировано из оригинала 19 февраля 2015 года . Проверено 19 февраля 2015 г.
  79. ^ «Микроархитектура Intel XScale 3-го поколения: Руководство разработчика» (PDF) . скачать.intel.com . Интел. Май 2007 г. Архивировано (PDF) из оригинала 25 февраля 2008 г. Проверено 2 декабря 2010 г.
  80. ^ Jump up to: а б «Новый Snapdragon S4 от Qualcomm: исследование MSM8960 и архитектуры Krait» . АнандТех . Проверено 23 сентября 2020 г.
  81. ^ «Snapdragon 820 и процессор Kryo: гетерогенные вычисления и роль пользовательских вычислений» . Qualcomm. 2 сентября 2015 г. Архивировано из оригинала 5 сентября 2015 г. Проверено 6 сентября 2015 г.
  82. ^ Лал Шимпи, Ананд (15 сентября 2012 г.). «Система-на-чипе A6 в iPhone 5: не A15 или A9, вместо этого — специальное ядро ​​Apple» . АнандТех . Архивировано из оригинала 15 сентября 2012 года . Проверено 15 сентября 2012 г.
  83. ^ Jump up to: а б Смит, Райан (11 ноября 2014 г.). «Графический процессор Apple A8X — GAX6850, даже лучше, чем я думал» . АнандТех . Архивировано из оригинала 30 ноября 2014 года . Проверено 29 ноября 2014 г.
  84. ^ Честер, Брэндон (15 июля 2015 г.). «Apple обновляет iPod Touch с помощью процессора A8 и новых камер» . АнандТех . Архивировано из оригинала 5 сентября 2015 года . Проверено 11 сентября 2015 г.
  85. ^ Хо, Джошуа (28 сентября 2015 г.). «Предварительные результаты iPhone 6s и iPhone 6s Plus» . АнандТех . Архивировано из оригинала 26 мая 2016 года . Проверено 18 декабря 2015 г.
  86. ^ Хо, Джошуа (28 сентября 2015 г.). «Обзор iPhone 7 и iPhone 7 Plus» . АнандТех . Архивировано из оригинала 14 сентября 2017 года . Проверено 14 сентября 2017 г.
  87. ^ «А11 Бионик — Apple» . ВикиЧип . Проверено 1 февраля 2019 г.
  88. ^ «Обзор iPhone XS и XS Max: раскрываем секреты кремния» . АнандТех . Архивировано из оригинала 12 февраля 2019 года . Проверено 11 февраля 2019 г.
  89. ^ Фрумусану, Андрей. «Обзор Apple iPhone 11, 11 Pro и 11 Pro Max: улучшенная производительность, аккумулятор и камера» . АнандТех . Проверено 20 октября 2019 г.
  90. ^ Фрумусану, Андрей. «Обзор iPhone 12 и 12 Pro: новый дизайн и уменьшающаяся отдача» . АнандТех . Проверено 5 апреля 2021 г.
  91. ^ «64-ядерный чип AppliedMicro может спровоцировать боевую копию ядра ARM» . 12 августа 2014 года. Архивировано из оригинала 21 августа 2014 года . Проверено 21 августа 2014 г.
  92. ^ «Раскрытие информации о чипах NVIDIA Denver Hot Chips» . Архивировано из оригинала 5 декабря 2014 года . Проверено 29 ноября 2014 г.
  93. ^ «Веха на высоте: Tegra K1 «Denver» станет первым 64-битным процессором ARM для Android» . Архивировано из оригинала 12 августа 2014 года . Проверено 29 ноября 2014 г.
  94. ^ «Поставлен привод Xavier для автономных автомобилей» (на немецком языке). Архивировано из оригинала 5 марта 2018 года . Проверено 5 марта 2018 г.
  95. ^ «Подробное описание SOC NVIDIA Drive Xavier — чудо инженерной мысли, самая большая и сложная на сегодняшний день конструкция SOC с 9 миллиардами транзисторов» . 8 января 2018 г. Архивировано из оригинала 24 февраля 2018 г. Проверено 5 марта 2018 г.
  96. ^ «AMD объявляет о выпуске ядра K12: специальный 64-битный дизайн ARM в 2016 году» . Архивировано из оригинала 26 июня 2015 года . Проверено 26 июня 2015 г.
  97. ^ «Samsung анонсирует Exynos 8890 с модемом Cat.12/13 и специальным процессором» . АнандТех . Проверено 23 сентября 2020 г.
  98. ^ «Горячие чипы 2018: глубокий обзор архитектуры процессора Samsung Exynos-M3» . АнандТех . Архивировано из оригинала 20 августа 2018 года . Проверено 20 августа 2018 г.
  99. ^ «ISCA 2020: Эволюция микроархитектуры процессора Samsung Exynos» . АнандТех . 3 июня 2020 г. Проверено 27 декабря 2021 г.
  100. ^ «Вехи компании АРМ» . Архивировано из оригинала 28 марта 2014 года . Проверено 6 апреля 2014 г.
  101. ^ «Пресс-релизы ARM» . Архивировано из оригинала 9 апреля 2014 года . Проверено 6 апреля 2014 г.
  102. ^ «Новые микроархитектуры Arm Cortex-A78 и Cortex-X1: разница в эффективности и производительности» .
  103. ^ «Arm анонсирует инфраструктурные процессоры Neoverse V1 и N2: +50% IPC, серверные ядра SVE» . Анандтех . 22 сентября 2020 г. Проверено 15 апреля 2021 г.

Дальнейшее чтение

[ редактировать ]
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 34bcc029a9aea6e63fe45697cf29196e__1720589820
URL1:https://arc.ask3.ru/arc/aa/34/6e/34bcc029a9aea6e63fe45697cf29196e.html
Заголовок, (Title) документа по адресу, URL1:
List of ARM processors - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)