СтронгАРМ
StrongARM , — семейство компьютерных микропроцессоров разработанных Digital Equipment Corporation и изготовленных в конце 1990-х годов, в которых реализована ARM v4 архитектура набора команд . приобрела его Позднее в 1997 году компания Intel у собственного подразделения DEC Digital Semiconductor в рамках урегулирования иска между двумя компаниями по поводу нарушения патентных прав. [1] Затем Intel продолжила его производство, прежде чем заменить его последующей архитектурой на базе ARM, основанной на StrongARM, под названием XScale в начале 2000-х годов.
История [ править ]
По словам Аллена Баума, StrongARM ведет свою историю с попыток создать маломощную версию DEC Alpha , что, как быстро пришли к выводу инженеры DEC, невозможно. Затем они заинтересовались разработками, предназначенными для приложений с низким энергопотреблением, что привело их к семейству ARM. Одним из немногих крупных пользователей ARM для продуктов, связанных с производительностью, в то время была Apple , чье устройство Newton было основано на платформе ARM. DEC обратилась к Apple с вопросом, могут ли они быть заинтересованы в высокопроизводительном ARM, на что инженеры Apple ответили: «Фу, да. Вы не можете этого сделать, но да, если бы вы могли, мы бы его использовали». [2]
StrongARM был совместным проектом DEC и Advanced RISC Machines по созданию более быстрого микропроцессора ARM. StrongARM был разработан для верхнего сегмента рынка встраиваемых систем с низким энергопотреблением, где пользователям требовалась большая производительность, чем могла обеспечить ARM, при этом имея возможность принимать больше внешней поддержки. Целью были такие устройства, как новейшие персональные цифровые помощники и телеприставки . [3] [4]
Традиционно полупроводниковое подразделение DEC располагалось в Массачусетсе . Чтобы получить доступ к талантливым дизайнерам из Кремниевой долины , DEC открыла центр дизайна в Пало-Альто, Калифорния . Этот центр проектирования возглавлял Дэн Добберпул и был основной площадкой для разработки проекта StrongARM. Еще один дизайнерский сайт, работавший над проектом, находился в Остине, штат Техас , и был создан несколькими бывшими дизайнерами DEC, вернувшимися из Apple Computer и Motorola . Проект был запущен в 1995 году и быстро представил свою первую разработку — SA-110 .
DEC согласилась продать StrongARM компании Intel в рамках урегулирования иска в 1997 году. [5] Intel использовала StrongARM для замены устаревшей линейки RISC-процессоров i860 и i960 .
Когда полупроводниковое подразделение DEC было продано Intel, многие инженеры из проектной группы Palo Alto перешли в SiByte , начинающую компанию, разрабатывающую продукты MIPS « система на кристалле» (SoC) для сетевого рынка. Дизайнерская группа Остина выделилась в Alchemy Semiconductor , еще одну начинающую компанию, занимающуюся разработкой процессоров MIPS SoC для рынка портативных устройств. Новое ядро StrongARM было разработано Intel и представлено в 2000 году как XScale . [6]
- СА 110
SA-110 был первым микропроцессором семейства StrongARM. Первые версии, работающие на частотах 100, 160 и 200 МГц, были анонсированы 5 февраля 1996 года. [7] Когда было объявлено, образцы этих версий уже были доступны, а серийное производство запланировано на середину 1996 года. Более быстрые версии 166 и 233 МГц были анонсированы 12 сентября 1996 года. [8] Образцы этих версий были доступны при анонсе, а серийное производство запланировано на декабрь 1996 года. На протяжении 1996 года SA-110 был самым производительным микропроцессором для портативных устройств. [9] К концу 1996 года он был ведущим процессором для устройств Интернета/интранета и тонких клиентов . систем [10] Первой дизайнерской победой SA-110 стал Apple MessagePad 2000 . [11] Он также использовался в ряде продуктов, включая ПК Acorn Computers Risc и систему редактирования видео Eidos Optima . Ведущими конструкторами SA-110 были Дэниел В. Добберпул , Грегори В. Хоппнер, Лиам Мэдден и Ричард Т. Витек. [3]
Описание [ править ]
 |
SA-110 имел простую микроархитектуру . Это была скалярная конструкция, которая выполняла инструкции по порядку с помощью пятиэтапного классического RISC-конвейера . Микропроцессор был разделен на несколько блоков: IBOX, EBOX, IMMU, DMMU, BIU, WB и PLL. IBOX содержал аппаратное обеспечение, которое работало на первых двух этапах конвейера, такое как счетчик программ . Он извлекал, декодировал и выдавал инструкции. Выборка инструкций происходит на первом этапе, декодирование и выдача — на втором. IBOX декодирует более сложные инструкции из набора команд ARM, переводя их в последовательности более простых инструкций. IBOX также обрабатывал инструкции ветвления. SA-110 не имел оборудования для предсказания ветвлений , но имел механизмы для их быстрой обработки.
Исполнение начинается на третьем этапе. Аппаратное обеспечение, которое работает на этом этапе, содержится в EBOX, который включает в себя файл регистров , арифметико-логическое устройство (АЛУ), барабанный сдвигатель , умножитель и логику кода состояния. Регистровый файл имел три порта чтения и два порта записи. АЛУ и механизм переключения стволов выполняли инструкции за один цикл. Умножитель не является конвейерным и имеет задержку в несколько циклов.
IMMU и DMMU — это блоки управления памятью для инструкций и данных соответственно. (TLB) с 32 записями Каждый MMU содержал полностью ассоциативный буфер преобразования , который мог отображать страницы размером 4 КБ, 64 КБ или 1 МБ . Буфер записи (WB) имеет восемь 16-байтовых записей. Это позволяет создавать конвейеры магазинов. Блок интерфейса шины (БИУ) обеспечивал SA-110 внешним интерфейсом.
ФАПЧ . генерирует внутренний тактовый сигнал из внешнего тактового сигнала частотой 3,68 МГц Он не был разработан DEC, а был заказан Швейцарским центром электроники и микротехники (CSEM), расположенным в Невшателе , Швейцария .
инструкций Кэш и кэш данных имеют емкость 16 КБ каждый, являются 32-канальными наборно-ассоциативными и виртуально адресуемыми. SA-110 был разработан для использования с медленной (и, следовательно, недорогой) памятью, и поэтому высокая установленная ассоциативность обеспечивает более высокую частоту попаданий, чем конкурирующие конструкции, а использование виртуальных адресов позволяет одновременно кэшировать и некэшировать память. Кэши отвечают за большую часть числа транзисторов и занимают половину площади кристалла.
SA-110 содержал 2,5 миллиона транзисторов и имел размеры 7,8 на 6,4 мм (49,92 мм). 2 ). Он был изготовлен DEC по собственной технологии CMOS-6 на заводе Fab 6 в Гудзоне, штат Массачусетс. шестого поколения от DEC CMOS-6 — это комплементарный процесс металл-оксид-полупроводник (КМОП) . CMOS-6 имеет размер элемента 0,35 мкм, эффективную длину канала 0,25 мкм, но для использования с SA-110 требуется только три уровня алюминиевого межсоединения . Он использовал источник питания с переменным напряжением от 1,2 до 2,2 вольт (В), чтобы позволить конструкциям найти баланс между энергопотреблением и производительностью (более высокое напряжение обеспечивает более высокую тактовую частоту). SA-110 был упакован в тонкий четырехконтактный плоский корпус (TQFP).
- 1100 СА
SA-1100 был модификацией SA-110, разработанной DEC. Анонсированный в 1997 году, SA-1100 был предназначен для портативных приложений, таких как КПК, и отличается от SA-110 наличием ряда функций, необходимых для таких приложений. Для реализации этих функций размер кэша данных был уменьшен до 8 КБ.
Дополнительные функции включают встроенную память, PCMCIA и контроллеры цветного ЖК-дисплея, подключенные к встроенной системной шине, а также пять последовательных каналов ввода-вывода, подключенных к периферийной шине, подключенной к системной шине. Контроллер памяти поддерживал FPM и EDO DRAM, SRAM, флэш-память и ПЗУ. Контроллер PCMCIA поддерживает два слота. Адрес памяти и шина данных используются совместно с интерфейсом PCMCIA. Требуется склеенная логика. Каналы последовательного ввода-вывода реализуют подчиненный интерфейс USB, SDLC , два UART , интерфейс IrDA , MCP и синхронный последовательный порт .
У SA-1100 был сопутствующий чип SA-1101. Он был представлен Intel 7 октября 1998 года. [12] SA-1101 предоставлял дополнительные периферийные устройства в дополнение к встроенным в SA-1100, такие как порт видеовыхода, два порта PS/2 , контроллер USB и контроллер PCMCIA, который заменяет контроллер SA-1100. Разработка устройства была начата DEC, но была завершена лишь частично, когда ее приобрела Intel, которой пришлось завершить разработку. Он был изготовлен на бывшем заводе DEC в Гудзоне, штат Массачусетс , который также был продан Intel. [13]
SA-1100 содержал 2,5 миллиона транзисторов и имел размеры 8,24х9,12 мм (75,15 мм). 2 ). Он был изготовлен по КМОП-технологии 0,35 мкм с тремя уровнями алюминиевых межсоединений и упакован в 208-контактный TQFP. [14]
Одними из первых получателей этого процессора были злополучный нетбук Psion и его более ориентированный на потребителя брат Psion Series 7 .
СА-1110 [ править ]
SA-1110 был производной от SA-110, разработанной Intel. Он был анонсирован 31 марта 1999 года и позиционировался как альтернатива SA-1100. [15] При объявлении образцы были установлены на июнь 1999 года, а объем - на конец того же года. Intel прекратила выпуск SA-1110 в начале 2003 года. [16] SA-1110 был доступен в версиях с частотой 133 или 206 МГц. Он отличался от SA-1100 поддержкой SDRAM 66 МГц (только версия 133 МГц) или 103 МГц (только версия 206 МГц) . [17] Его сопутствующим чипом, обеспечивающим дополнительную поддержку периферийных устройств, был SA-1111. SA-1110 был упакован в 256-контактную решетку из микрошариков . Он использовался в мобильных телефонах, карманных компьютерах для обработки персональных данных (КПК), таких как Compaq (позже HP) iPAQ и HP Jornada , платформах Sharp SL-5x00 на базе Linux и Simputer . [18] Он также использовался для запуска Intel Web Tablet, планшетного устройства, которое потенциально считается первым, предлагающим портативный просмотр веб-страниц с большим экраном. Intel отказалась от продукта незадолго до его запуска в 2001 году.
- 1500 СА
SA-1500 был производной от SA-110, разработанной DEC, первоначально предназначенной для телеприставок . [19] [20] Он был разработан и произведен в небольших объемах компанией DEC, но так и не был запущен в производство Intel. SA-1500 был доступен на частоте от 200 до 300 МГц. SA-1500 имел улучшенное ядро SA-110, встроенный сопроцессор , называемый Attached Media Processor (AMP), а также встроенный SDRAM и контроллер шины ввода-вывода. Контроллер SDRAM поддерживал SDRAM с частотой 100 МГц, а контроллер ввода-вывода реализовал 32-битную шину ввода-вывода, которая может работать на частотах до 50 МГц для подключения к периферийным устройствам и сопутствующему чипу SA-1501.
AMP реализовал набор инструкций с длинными словами, содержащий инструкции, предназначенные для мультимедиа, такие как операции умножения-накопления целых чисел и с плавающей запятой, а также SIMD арифметика . Каждое слово длинной команды имеет ширину 64 бита и определяет арифметическую операцию и ветвление или загрузку/сохранение. Инструкции оперируют операндами из 36-битного регистрового файла с 64 записями и набором управляющих регистров. AMP взаимодействует с ядром SA-110 через внутрикристальную шину и использует общий кэш данных с SA-110. AMP содержал АЛУ со сдвигом, блоком ветвления, блоком загрузки/сохранения, блоком умножения-накопления и блоком одинарной точности с плавающей запятой . AMP поддерживал определяемые пользователем инструкции через записываемое хранилище управления на 512 записей. [21]
Сопутствующий чип SA-1501 обеспечивал дополнительные возможности обработки видео и звука, а также различные функции ввода-вывода, такие как порты PS/2, параллельный порт и интерфейсы для различных периферийных устройств.
SA-1500 содержит 3,3 миллиона транзисторов и имеет размер 60 мм. 2 . Он был изготовлен по КМОП-технологии 0,28 мкм. Он использовал внутренний источник питания от 1,5 до 2,0 В и 3,3 В/В, потребляя менее 0,5 Вт на частоте 100 МГц и 2,5 Вт на частоте 300 МГц. Он был упакован в металлический четырехъядерный плоский корпус с 256 шариками с 240 контактами или в решетку из пластиковых шариков .
Защелка StrongARM [ править ]
Защелка StrongARM представляет собой электронной защелки . топологию схемы [22] [23] предложен инженерами Toshiba Цугуо Кобаяши и др. [24] и привлек значительное внимание после использования в микропроцессорах StrongARM. [22] [23] Он широко используется в качестве усилителя считывания , компаратора или просто надежного затвора с высокой чувствительностью. [22] [23]
Ссылки [ править ]
- ^ Левин, Дэниел С. (11 августа 2022 г.) [1997-10-27]. «Intel и DEC урегулировали спор по поводу чипа Alpha» . Wired.com. Архивировано из оригинала 14 марта 2016 года . Проверено 11 августа 2022 г.
- ^ Баум, Аллен (18 июля 2018 г.). «Устная история Аллена Баума» (PDF) (интервью). Беседовал Дэвид Брок. п. 60.
- ↑ Перейти обратно: Перейти обратно: а б Монтанаро, Джеймс и др. (1997). «КМОП RISC-микропроцессор 160 МГц, 32 бита, 0,5 Вт». Архивировано 1 января 2019 года на Wayback Machine . Цифровой технический журнал , вып. 9, нет. 1. С. 49–62.
- ^ «Digital нацелена на усовершенствованный чип StrongARM на рынке бытовой электроники» . Пиар-новости . 5 февраля 1996 года . Проверено 7 июня 2011 г.
- ^ Люнинг, Эрих (27 октября 1997 г.). «Интел, цифровой расчетный костюм» . CNet news.com . Проверено 29 июля 2008 г.
- ^ «Наблюдение за встроенным процессором № 46; 04.05.1999» . mdronline.com . Архивировано из оригинала 19 октября 2007 года.
- ^ Digital Equipment Corporation (5 февраля 1996 г.). «Digital Targets усовершенствовал чип StrongARM на рынке бытовой электроники». Пресс-релиз.
- ^ Digital Equipment Corporation (12 сентября 1996 г.). «Чипы StrongARM компании Digital выигрывают в гонке встраиваемых систем». Пресс-релиз.
- ↑ Терли, Джим (27 января 1997 г.). «Поставщики встроенных систем стремятся к дифференциации». Отчет о микропроцессоре , стр. 16–21.
- ^ «Микропроцессоры StrongARM компании Digital занимают лидирующие позиции на рынке сетевых клиентов» . ЭЭ Таймс . 18 ноября 1996 года . Проверено 16 марта 2012 г.
- ↑ Терли, Джим (18 ноября 1996 г.). «Первая победа Ньютона в разработке StrongARM». Отчет о микропроцессоре , с. 5.
- ^ Корпорация Intel (7 октября 1998 г.). «Intel представляет продукты StrongARM для ПК-компаньонов». Пресс-релиз.
- ^ «The Linley Group — ведущие эксперты отрасли на рынках коммуникационных полупроводников» . mdronline.com .
- ^ Стефани, Р. и др. (1998). «КМОП RISC-микропроцессор 200 МГц, 32 бита, 0,5 Вт». Сборник технических документов ISSCC , стр. 238–239, 443.
- ^ Корпорация Intel (31 марта 1999 г.). «Процессор Intel StrongARM, сопутствующий чип, оптимизированный для портативных вычислительных устройств». Пресс-релиз.
- ^ Мартин Уильямс (14 февраля 2003 г.). «Intel отправляет StrongArm в камеру смертников». Инфомир .
- ^ «The Linley Group — ведущие эксперты отрасли на рынках коммуникационных полупроводников» . mdronline.com .
- ^ «The Linley Group — ведущие эксперты отрасли на рынках коммуникационных полупроводников» . mdronline.com .
- ^ Рик Бойд-Меррит; Питер Кларк (24 июля 1998 г.). «Intel раскроет подробности о чипе StrongARM» . ЭЭ Таймс .
- ^ Прашант П. Ганди (18 августа 1998 г.). «SA-1500: RISC-процессор 300 МГц с подключенным медиа-процессором». Архивировано 20 ноября 2008 г. на Wayback Machine . Горячие чипсы 10 .
- ^ Терли, Джим (8 декабря 1997 г.). «StrongARM-1500 справляется с MPEG-2» (PDF) . Отчет микропроцессора . Проверено 14 марта 2024 г.
- ↑ Перейти обратно: Перейти обратно: а б с Абиди, А. ; Хао Сюй (15–17 сентября 2014 г.). «Понимание схемы регенеративного компаратора». Материалы конференции IEEE 2014 по пользовательским интегральным схемам . ИИЭЭ . стр. 1–8. дои : 10.1109/CICC.2014.6946003 . ISBN 978-1-4799-3286-3 . S2CID 329565 .
{{cite book}}: CS1 maint: числовые имена: список авторов ( ссылка ) - ↑ Перейти обратно: Перейти обратно: а б с Разави, Б. (22 июня 2015 г.). «Защелка StrongARM». Журнал IEEE твердотельных схем . 7 (2). IEEE : 12–17. дои : 10.1109/MSSC.2015.2418155 . S2CID 9477992 .
{{cite journal}}: CS1 maint: числовые имена: список авторов ( ссылка ) - ^ Кобаяши, Т .; Ногами, К .; Сиротори, Т. ; Фудзимото, Ю .; Ватанабэ, О. (4–6 июня 1992 г.). «Усилитель с фиксацией тока в режиме тока и статический энергосберегающий входной буфер для архитектуры с низким энергопотреблением». Симпозиум 1992 года по схемам СБИС. Сборник технических статей . ИИЭЭ . стр. 28–29. дои : 10.1109/VLSIC.1992.229252 . ISBN 0-7803-0701-1 . S2CID 67412709 .
{{cite book}}: CS1 maint: числовые имена: список авторов ( ссылка )
Дальнейшее чтение [ править ]
- Хафхилл, Том Р. (19 апреля 1999 г.). «Intel расширяет возможности StrongArm новыми чипами». Отчет микропроцессора .
- Литч, Тим; Слэйтон, Джефф (март/апрель 1998 г.). «Портативная связь StrongARMing». IEEE микро . стр. 48–55.
- Сантанам, С. и др. (ноябрь 1998 г.). «Недорогой RISC-процессор с частотой 300 МГц и подключенным медиа-процессором». Журнал IEEE твердотельных схем , том. 33, нет. 11. стр. 1829–1839.
- Терли, Джим (13 ноября 1995 г.). «StrongArm повышает производительность ARM». Отчет микропроцессора .
- Терли, Джим (15 сентября 1997 г.). «SA-1100 помещает КПК на чип». Отчет микропроцессора .
- Витек, Рич; Монтанаро, Джеймс (1996). «StrongARM: высокопроизводительный процессор ARM». Труды КОМПКОН '96 , стр. 188–191.
