ДЕК J-11

J -11 — это набор микропроцессоров , реализующий PDP-11 архитектуру набора команд (ISA), совместно разработанную Digital Equipment Corporation и Intersil . Это был набор микросхем высокого класса, предназначенный для интеграции производительности и функций PDP-11/70 в несколько чипов. Он использовался в PDP-11/73 , PDP-11/83 и Professional 380 .

Он состоял из чипа пути передачи данных. ^[1] и управляющий чип ^[2] в керамических безвыводных корпусах, смонтированных на одном керамическом гибридном DIP-корпусе. Управляющая микросхема включала в себя управляющий секвенсор и ПЗУ микрокода. ^[2] Можно было использовать дополнительный отдельный чип ускорителя операций с плавающей запятой (FPA), который был упакован в стандартный DIP. Микросхема тракта данных и микросхема управления были изготовлены компанией Intersil по технологии CMOS, а FPA был изготовлен компанией Digital по их технологии « ZMOS » NMOS.

Первоначально конструкция была предназначена для поддержки нескольких управляющих микросхем, позволяющих реализовать дополнительные инструкции, такие как набор коммерческих инструкций (CIS), но такие управляющие микросхемы никогда не предлагались.

Клон J-11 Союзе под обозначением КН1831ВМ1 производился . в Советском ^[3]

Верхняя сторона гибридного микропроцессора J-11. Микросхема управления DC335 слева, микросхема канала передачи данных DC334 справа. Десять центов США за масштаб.
На нижней стороне гибридного микропроцессора J-11 показаны неиспользуемые места установки двух дополнительных управляющих микросхем.
J-11 на материнской плате DEC Professional 380.
КН1831ВМ1: советский клон J-11.
Снимок управляющей микросхемы DC335.
Снимок чипа тракта передачи данных DC334.
Снимок чипа DC321 FPA.