Исследовательский чип с терафлопсом

Исследовательский чип с терафлопсом
Общая информация
Запущен	2006
Разработано	Программа исследований Intel в области терамасштабных вычислений
Производительность
Макс. процессора Тактовая частота	5,67 ГГц
Ширина данных	38-битный
Архитектура и классификация
Набор инструкций	96-битный VLIW
Физические характеристики
Транзисторы	100,000,000 ;
Ядра	80 ;
Розетка	специальный 1248-контактный LGA (343 сигнальных контакта) ;
История
Преемник	Ксеон Пхи

Intel Teraflops Research Chip (под кодовым названием Polaris ) — это исследовательский многоядерный процессор , содержащий 80 ядер и использующий архитектуру «сеть на кристалле» , разработанный в рамках программы Intel Tera -Scale Computing Research Program. ^[1] Он был изготовлен с использованием 65-нм КМОП- процесса с восемью слоями медных межсоединений и содержит 100 миллионов транзисторов на 275-мм пластине. ² . ^[2]^[3]^[4] Целью его разработки было продемонстрировать модульную архитектуру, способную обеспечить устойчивую производительность 1,0 терафлопс при рассеивании менее 100 Вт. ^[3] Исследования этого проекта позже были включены в Xeon Phi . Техническим руководителем проекта был Шрирам Р. Вангал. ^[4]

Впервые процессор был представлен на форуме разработчиков Intel 26 сентября 2006 г. ^[5] и официально объявлено 11 февраля 2007 г. ^[6] Рабочий чип был представлен на IEEE Международной конференции по твердотельным схемам 2007 года вместе с техническими спецификациями. ^[2]

Архитектура

Чип состоит из 2D- ячеистой сети 10x8 ядер и номинально работает на частоте 4 ГГц. ^{[номер 1]} Каждая сердцевина, называемая плиткой (3 мм ²), содержит процессор обработки и 5-портовый маршрутизатор с червоточиной (0,34 мм). ²) с мезохронными интерфейсами, с пропускной способностью 80 ГБ/с и задержкой 1,25 нс на частоте 4 ГГц. ^[2] Механизм обработки в каждом тайле содержит два независимых 9-ступенчатых конвейерных блока умножения с плавающей запятой одинарной точности (FPMAC), 3 КБ однотактной памяти инструкций и 2 КБ памяти данных. ^[3] Каждый блок FPMAC способен выполнять две операции с плавающей запятой одинарной точности за цикл . Таким образом, расчетная пиковая производительность каждой ячейки составляет 16 гигафлопс при стандартной конфигурации 4 ГГц. 96-битное очень длинное командное слово (VLIW) кодирует до восьми операций за цикл. ^[3] Пользовательский набор инструкций включает в себя инструкции по отправке и получению пакетов в/из сети чипа, а также инструкции по переходу в режим сна и пробуждению определенного фрагмента. ^[4] Под каждой плиткой модуль SRAM емкостью 256 КБ (под кодовым названием Freya ) был размещен , что позволило приблизить память к процессору и увеличить общую пропускную способность памяти до 1 ТБ/с за счет более высокой стоимости, термического стресса и задержки, а также небольшого увеличения производительности. общая емкость 20 МБ. ^[7] Было показано, что сеть Polaris имеет полосу пропускания пополам 1,6 Тбит/с на частоте 3,16 ГГц и 2,92 Тбит/с на частоте 5,67 ГГц. ^[8]

Другие важные особенности чипа Teraflops Research включают в себя точное управление питанием с 21 независимой областью сна на ячейке и динамическим спящим режимом, а также очень высокую энергоэффективность: теоретический пик 27 гигафлопс/Вт при напряжении 0,6 В и фактическую 19,4 гигафлопс/Вт при напряжении 0,6 В. трафарет на 0,75 В. ^[4]^[9]

Типы инструкций и их задержка ^[4]
Тип инструкции	Задержка (циклы)
ФПМАК	9
ЗАГРУЗИТЬ/СОХРАНИТЬ	2
ОТПРАВИТЬ/ПОЛУЧИТЬ	2
ПРЫГ/ВЕТВЬ	1
СТОЛ/РВД	?
СОН/БУДЕНИЕ	6

Производительность приложений исследовательского чипа Teraflops ^{[номер 2]}^[4]
Приложение	$FLOP$ считать	${\text{TFLOPS}}_{avg}$	$\%{\text{TFLOPS}}_{peak}$	Активные плитки
Трафарет	358 тыс.	1.00	73.3%	80
СГЕММ: Умножение матрицы	2,63 млн.	0.51	37.5%	80
электронная таблица	64,2 тыс.	0.45	33.2%	80
2D БПФ	196 тыс.	0.02	2.73%	64

Экспериментальные результаты исследовательского чипа с терафлопсом ^{[номер 3]}
$V_{CC}$	$f_{max}$ ^{[номер 4]}	${\text{TFLOPS}}_{peak}$ ^{[номер 5]}	Власть ^{[номер 6]}	$T$	Источник
0.60 V	1,0 ГГц	0,32 Тфлопс	11 Вт	110 °С	^[2]
0.675 V	1,0 ГГц	0,32 Тфлопс	15,6 Вт	80 °С	^[4]
0.70 V	1,5 ГГц	0,48 Тфлопс	25 Вт	110 °С	^[2]
0.70 V	1,35 ГГц	0,43 Тфлопс	18 Вт	80 °С	^[4]
0.75 V	1,6 ГГц	0,51 Тфлопс	21 Вт	80 °С	^[4]
0.80 V	2,1 ГГц	0,67 Тфлопс	42 Вт	110 °С	^[2]
0.80 V	2,0 ГГц	0,64 Тфлопс	26 Вт	80 °С	^[4]
0.85 V	2,4 ГГц	0,77 Тфлопс	32 Вт	80 °С	^[4]
0.90 V	2,6 ГГц	0,83 Тфлопс	70 Вт	110 °С	^[2]
0.90 V	2,85 ГГц	0,91 Тфлопс	45 Вт	80 °С	^[4]
0.95 V	3,16 ГГц	1,0 Тфлопс	62 Вт	80 °С	^[4]
1.00 V	3,13 ГГц	1,0 Тфлопс	98 Вт	110 °С	^[2]
1.00 V	3,8 ГГц	1,22 Тфлопс	78 Вт	80 °С	^[4]
1.05 V	4,2 ГГц	1,34 Тфлопс	82 Вт	80 °С	^[4]
1.10 V	3,5 ГГц	1,12 Тфлопс	135 Вт	110 °С	^[2]
1.10 V	4,5 ГГц	1,44 Тфлопс	105 Вт	80 °С	^[4]
1.15 V	4,8 ГГц	1,54 Тфлопс	128 Вт	80 °С	^[4]
1.20 V	4,0 ГГц	1,28 Тфлопс	181 Вт	110 °С	^[2]
1.20 V	5,1 ГГц	1,63 Тфлопс	152 Вт	80 °С	^[4]
1.25 V	5,3 ГГц	1,70 Тфлопс	165 Вт	80 °С	^[4]
1.30 V	4,4 ГГц	1,39 Тфлопс	?	110 °С	^[2]
1.30 V	5,5 ГГц	1,76 Тфлопс	210 Вт	80 °С	^[4]
1.35 V	5,67 ГГц	1,81 Тфлопс	230 Вт	80 °С	^[4]
1.40 V	4,8 ГГц	1,52 Тфлопс	?	110 °С	^[2]

Проблемы

Intel стремилась помочь в разработке программного обеспечения для новой экзотической архитектуры, создав новую модель программирования , специально для чипа, под названием Ct . Эта модель так и не оправдала надежд Intel и в конечном итоге была включена в Intel Array Building Blocks , ныне несуществующую библиотеку C++.

См. также

Примечания

^ Хотя позже Intel показала, что этот чип работает на частоте 5,67 ГГц.
^ При 1,07 В и 4,27 ГГц.
^ Все измерения показывают производительность при всех 80 активных ядрах.
^ Значительно более высокие частоты при тех же напряжениях (по сравнению с первоначальным отчетом ISSCC) были достигнуты в 2008 году с использованием специального решения для охлаждения.
^ Значения, выделенные курсивом, были экстраполированы ${\text{FLOPS}}_{peak}=f_{max}\cdot 80{\text{ tiles}}\cdot 2{\tfrac {\text{FPMAC}}{\text{tile}}}\cdot 2{\tfrac {\text{FLOPS}}{{\text{FPMAC}}\cdot {\text{cycle}}}}$ , где максимальная частота была вручную извлечена из графиков и, таким образом, носит лишь приблизительный характер.
^ Значения, выделенные курсивом, были извлечены из графиков вручную и поэтому являются приблизительными по своему характеру.

Ссылки

^ Корпорация Интел . «Исследовательский чип терафлопс» . Архивировано из оригинала 22 июля 2010 года.
^ Jump up to: ^а ^б ^с ^д ^и ^ж ^г ^час ^я ^дж ^к ^л Вангал, Шрирам; Ховард, Джейсон; Рул, Грегори; Диге, Саураб; Уилсон, Ховард; Чанц, Джеймс; Финан, Дэвид; Айер, Прия; Сингх, Арвинд; Джейкоб, Тиджу; Джайн, Шайлендра (2007). «Сеть на кристалле из 80 ячеек, производительность 1,28 терафлопс, выполненная по 65-нм КМОП-технологии» . 2007 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . стр. 98–589. дои : 10.1109/ISSCC.2007.373606 . ISBN 978-1-4244-0852-8 . S2CID 20065641 .
^ Jump up to: ^а ^б ^с ^д Пэ, Ли-Шуань; Кеклер, Стивен В.; Вангал, Шрирам (2009), Кеклер, Стивен В.; Олукотун, Кунле; Хофсти, Х. Питер (ред.), «Встроенные сети для многоядерных систем» , «Многоядерные процессоры и системы » , Springer US, стр. 35–71, Bibcode : 2009mps..book...35P , doi : 10.1007/978 -1-4419-0263-4_2 , ISBN 978-1-4419-0262-7 , получено 14 мая 2020 г.
^ Jump up to: ^а ^б ^с ^д ^и ^ж ^г ^час ^я ^дж ^к ^л ^м ^н ^тот ^п ^д ^р ^с ^т ^в Вангал, СР; Ховард, Дж.; Руль, Г.; Диге, С.; Уилсон, Х.; Чанц, Дж.; Финан, Д.; Сингх, А.; Джейкоб, Т.; Джайн, С.; Эррагунтла, В. (2008). «Процессор с 80 ячейками мощностью менее 100 Вт и терафлопс с 65-нм КМОП» . Журнал IEEE твердотельных схем . 43 (1): 29–41. Бибкод : 2008IJSSC..43...29В . дои : 10.1109/JSSC.2007.910957 . ISSN 0018-9200 . S2CID 15672087 .
^ «Intel разрабатывает исследовательские чипы терамасштабного масштаба» . Пресс-релиз Intel . 2006.
^ Корпорация Intel (11 февраля 2007 г.). «Исследования Intel продвигают «эру Тера» » . Пресс-центр Intel . Архивировано из оригинала 13 апреля 2009 года.
^ Баутиста, Джерри (2008). Проблемы терамасштабных вычислений и межсетевых соединений — соображения по 3D-стекированию . 20 симпозиум IEEE Hot Chips 20 (HCS), 2008 г. Стэнфорд, Калифорния, США: IEEE. стр. 1–34. дои : 10.1109/HOTCHIPS.2008.7476514 . ISBN 978-1-4673-8871-9 . S2CID 26400101 .
^ Исследовательский чип Intel с терафлопсами (PDF) . Корпорация Интел . 2007. Архивировано из оригинала (PDF) 18 февраля 2020 года.
^ Фоссум, Трюггве (2007). Высококачественный MPSOC — персональный суперкомпьютер (PDF) . Конференция MPSoC 2007. стр. 6.

[7] Хотя позже Intel показала, что этот чип работает на частоте 5,67 ГГц.

[11] При 1,07 В и 4,27 ГГц.

[12] Все измерения показывают производительность при всех 80 активных ядрах.

[:0-13] Значительно более высокие частоты при тех же напряжениях (по сравнению с первоначальным отчетом ISSCC) были достигнуты в 2008 году с использованием специального решения для охлаждения.

[14] Значения, выделенные курсивом, были экстраполированы ${\text{FLOPS}}_{peak}=f_{max}\cdot 80{\text{ tiles}}\cdot 2{\tfrac {\text{FPMAC}}{\text{tile}}}\cdot 2{\tfrac {\text{FLOPS}}{{\text{FPMAC}}\cdot {\text{cycle}}}}$ , где максимальная частота была вручную извлечена из графиков и, таким образом, носит лишь приблизительный характер.

[15] Значения, выделенные курсивом, были извлечены из графиков вручную и поэтому являются приблизительными по своему характеру.

[:0-1] Корпорация Интел . «Исследовательский чип терафлопс» . Архивировано из оригинала 22 июля 2010 года.

[:1-2] Jump up to: ^а ^б ^с ^д ^и ^ж ^г ^час ^я ^дж ^к ^л Вангал, Шрирам; Ховард, Джейсон; Рул, Грегори; Диге, Саураб; Уилсон, Ховард; Чанц, Джеймс; Финан, Дэвид; Айер, Прия; Сингх, Арвинд; Джейкоб, Тиджу; Джайн, Шайлендра (2007). «Сеть на кристалле из 80 ячеек, производительность 1,28 терафлопс, выполненная по 65-нм КМОП-технологии» . 2007 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . стр. 98–589. дои : 10.1109/ISSCC.2007.373606 . ISBN 978-1-4244-0852-8 . S2CID 20065641 .

[:2-3] Jump up to: ^а ^б ^с ^д Пэ, Ли-Шуань; Кеклер, Стивен В.; Вангал, Шрирам (2009), Кеклер, Стивен В.; Олукотун, Кунле; Хофсти, Х. Питер (ред.), «Встроенные сети для многоядерных систем» , «Многоядерные процессоры и системы » , Springer US, стр. 35–71, Bibcode : 2009mps..book...35P , doi : 10.1007/978 -1-4419-0263-4_2 , ISBN 978-1-4419-0262-7 , получено 14 мая 2020 г.

[:4-4] Jump up to: ^а ^б ^с ^д ^и ^ж ^г ^час ^я ^дж ^к ^л ^м ^н ^тот ^п ^д ^р ^с ^т ^в Вангал, СР; Ховард, Дж.; Руль, Г.; Диге, С.; Уилсон, Х.; Чанц, Дж.; Финан, Д.; Сингх, А.; Джейкоб, Т.; Джайн, С.; Эррагунтла, В. (2008). «Процессор с 80 ячейками мощностью менее 100 Вт и терафлопс с 65-нм КМОП» . Журнал IEEE твердотельных схем . 43 (1): 29–41. Бибкод : 2008IJSSC..43...29В . дои : 10.1109/JSSC.2007.910957 . ISSN 0018-9200 . S2CID 15672087 .

[5] «Intel разрабатывает исследовательские чипы терамасштабного масштаба» . Пресс-релиз Intel . 2006.

[6] Корпорация Intel (11 февраля 2007 г.). «Исследования Intel продвигают «эру Тера» » . Пресс-центр Intel . Архивировано из оригинала 13 апреля 2009 года.

[8] Баутиста, Джерри (2008). Проблемы терамасштабных вычислений и межсетевых соединений — соображения по 3D-стекированию . 20 симпозиум IEEE Hot Chips 20 (HCS), 2008 г. Стэнфорд, Калифорния, США: IEEE. стр. 1–34. дои : 10.1109/HOTCHIPS.2008.7476514 . ISBN 978-1-4673-8871-9 . S2CID 26400101 .

[:3-9] Исследовательский чип Intel с терафлопсами (PDF) . Корпорация Интел . 2007. Архивировано из оригинала (PDF) 18 февраля 2020 года.

[10] Фоссум, Трюггве (2007). Высококачественный MPSOC — персональный суперкомпьютер (PDF) . Конференция MPSoC 2007. стр. 6.

[1]

[2]

[3]

[4]

[5]

[6]

[номер 1]

[7]

[8]

[9]

[номер 2]

[номер 3]

[номер 4]

[номер 5]

[номер 6]