ФО4

В цифровой электронике разветвление на выходе 4 — это мера времени, используемая в цифровых КМОП -технологиях: задержка затвора компонента с разветвлением на выходе 4.

Выход вентилятора = C _{нагрузка} / C _вход , где

C _{нагрузка} = общая емкость МОП-затвора, управляемая рассматриваемым логическим затвором.

C _in = емкость МОП-затвора рассматриваемого логического элемента.

В качестве показателя задержки один FO4 представляет собой задержку инвертора , управляемого инвертором, в 4 раза меньшим, чем он сам, и управляющим инвертором, в 4 раза большим, чем он сам. Оба условия необходимы, поскольку время нарастания/спада входного сигнала влияет как на задержку, так и на нагрузку выхода.

FO4 обычно используется в качестве показателя задержки, поскольку такая нагрузка обычно наблюдается в случае сужающихся буферов, управляющих большими нагрузками, и примерно в любом логическом элементе логического пути, рассчитанном на минимальную задержку. Кроме того, для большинства технологий оптимальное разветвление для таких буферов обычно варьируется от 2,7 до 5,3. ^[1]

Веер из 4 — это ответ на каноническую задачу, сформулированную следующим образом:Учитывая инвертор фиксированного размера, небольшой по сравнению с фиксированной большой нагрузкой, минимизируйте задержку управления большой нагрузкой. После некоторых математических вычислений можно показать, что минимальная задержка достигается, когда нагрузка приводится в действие цепочкой из N инверторов, каждый последующий инвертор примерно в 4 раза больше предыдущего; N ~ log ₄ (C _{нагрузка} /C _вход ) ^{[ нужна ссылка ]}.

При отсутствии паразитных емкостей (диффузионная емкость стока и емкость провода) результатом является «веер из e» (теперь N ~ ln(C _load /C _in ).

Если сама нагрузка невелика, то использовать вентилятор из 4 масштабирования в последовательных логических каскадах не имеет смысла. В этих случаях транзисторы минимального размера могут быть быстрее.

Поскольку масштабируемые технологии по своей природе быстрее (в абсолютном выражении), производительность схемы можно более объективно сравнивать, используя в качестве показателя показатель вентилятора из 4. Например, учитывая два 64-битных сумматора, один из которых выполнен по технологии 0,5 мкм, а другой по технологии 90 нм, было бы несправедливо сказать, что сумматор 90 нм лучше с точки зрения схем и архитектуры только потому, что у него меньшая задержка. Сумматор 90 нм может быть быстрее только благодаря своим более быстрым устройствам. Для сравнения архитектуры и схемы сумматора более справедливо нормализовать задержку каждого сумматора на задержку одного инвертора FO4.

Время FO4 для технологии в пять раз превышает ее постоянную времени RC τ; следовательно, 5·τ = FO4. ^[2]

Несколько примеров высокочастотных процессоров с длинным конвейером и малой задержкой этапа: IBM Power6 имеет конструкцию с задержкой цикла 13 FO4; ^[3] тактовый период процессора Intel Pentium 4 с частотой 3,4 ГГц оценивается в 16,3 FO4. ^[4]

См. также

Ссылки

^ Горовиц, Марк; Харрис, Дэвид; Эй, Рон; Вэй, Гу Ён. «Показатель задержки инвертора с разветвлением из 4». CiteSeerX 10.1.1.68.831 . {{cite journal}}: Для цитирования журнала требуется |journal= ( помощь )
^ Харрис, Д.; Сазерленд, И. (2003). «Логическое усилие сумматоров переноса и распространения». Тридцать седьмая Асиломарская конференция по сигналам, системам и компьютерам, 2003 г. стр. 873–878. дои : 10.1109/ACSSC.2003.1292037 . ISBN 0-7803-8104-1 . S2CID 7880203 .
^ Костенко Наталья. «Процессор и системы IBM POWER6» (PDF) . Проверено 29 ноября 2013 г.
^ «В этом документе подробно описана взаимосвязь между показателями задержки устройства CV/I, показателями задержки затвора инвертора с вентилятором из 4 (FO4) и тенденциями тактовой частоты высокопроизводительного микропроцессора» (PDF) . Рабочая группа США по технологиям проектирования; ИТРС. 2003. Архивировано из оригинала (PDF) 3 декабря 2013 года . Проверено 29 ноября 2013 г.

Внешние ссылки

Еще раз о логических усилиях
Пересмотр метрики FO4 // RWT, 15 августа 2002 г.
Дэвид Харрис, Слайды о логических усилиях – с кратким примером конструкции с использованием инверторов FO4 (стр. 19).
М. С. Хришикеш, Оптимальная логическая глубина на каскад конвейера составляет от 6 до 8 задержек инвертора FO4 // Новости компьютерной архитектуры ACM SIGARCH. Том. 30. № 2. Компьютерное общество IEEE, 2002 г.

[1] Горовиц, Марк; Харрис, Дэвид; Эй, Рон; Вэй, Гу Ён. «Показатель задержки инвертора с разветвлением из 4». CiteSeerX 10.1.1.68.831 . {{cite journal}}: Для цитирования журнала требуется |journal= ( помощь )

[2] Харрис, Д.; Сазерленд, И. (2003). «Логическое усилие сумматоров переноса и распространения». Тридцать седьмая Асиломарская конференция по сигналам, системам и компьютерам, 2003 г. стр. 873–878. дои : 10.1109/ACSSC.2003.1292037 . ISBN 0-7803-8104-1 . S2CID 7880203 .

[3] Костенко Наталья. «Процессор и системы IBM POWER6» (PDF) . Проверено 29 ноября 2013 г.

[4] «В этом документе подробно описана взаимосвязь между показателями задержки устройства CV/I, показателями задержки затвора инвертора с вентилятором из 4 (FO4) и тенденциями тактовой частоты высокопроизводительного микропроцессора» (PDF) . Рабочая группа США по технологиям проектирования; ИТРС. 2003. Архивировано из оригинала (PDF) 3 декабря 2013 года . Проверено 29 ноября 2013 г.

[1]

[2]

[3]

[4]