Многопороговая КМОП

Многопороговая КМОП ( MTCMOS ) — это разновидность технологии КМОП- чипов , в которой используются транзисторы с несколькими пороговыми напряжениями (Vth ₎ для оптимизации задержки или мощности. V _th полевого МОП-транзистора — это напряжение затвора, при котором инверсионный слой на границе между изолирующим слоем (оксидом) и подложкой (корпусом) транзистора образуется . Устройства с низким напряжением _{переключаются} быстрее и поэтому полезны на критических путях задержки для минимизации тактовых периодов. ^{[ нужны разъяснения ]}. Наказание состоит в том, что устройства с низким Vth _имеют значительно более высокую мощность статической утечки. Устройства с высоким напряжением _{используются} на некритических путях для снижения мощности статической утечки без штрафных задержек. Типичные устройства с высоким Vth _{уменьшают} статические утечки в 10 раз по сравнению с устройствами с низким _Vth . ^[1]

Один из методов создания устройств с несколькими пороговыми напряжениями заключается в подаче различных напряжений смещения (Vb) на базовые или объемные выводы транзисторов. Другие методы включают регулировку толщины оксида затвора , диэлектрической постоянной оксида затвора (типа материала) или концентрации легирующей примеси в области канала под оксидом затвора.

Распространенный метод изготовления многопороговой КМОП включает простое добавление дополнительных этапов фотолитографии и ионной имплантации . ^[2] Для данного процесса изготовления V _th регулируется путем изменения концентрации атомов легирующей примеси в области канала под затворным оксидом. Обычно концентрацию регулируют методом ионной имплантации . Например, методы фотолитографии применяются для покрытия фоторезистом всех устройств, кроме p-MOSFET. Затем ионная имплантация завершается, и ионы выбранного типа легирующей примеси проникают в оксид затвора в областях, где нет фоторезиста. Затем фоторезист удаляется. Методы фотолитографии снова применяются для покрытия всех устройств, кроме n-MOSFET. Затем выполняется еще одна имплантация с использованием примеси другого типа, при которой ионы проникают в оксид затвора. Фоторезист снят. В какой-то момент последующего процесса изготовления имплантированные ионы активируются путем отжига при повышенной температуре.

В принципе, можно изготовить любое количество транзисторов с пороговым напряжением. Для КМОП, имеющих два пороговых напряжения, требуется один дополнительный этап фотомаскирования и имплантации для каждого из p-MOSFET и n-MOSFET. Для изготовления КМОП с нормальным, низким и высоким V- _м значением требуется четыре дополнительных этапа по сравнению с обычными КМОП с одним V _-м .

Реализация [ править ]

Наиболее распространенная реализация MTCMOS для снижения мощности использует спящие транзисторы. Логика обеспечивается виртуальной шиной питания . Устройства с низким напряжением _{используются} в логике, где важна высокая скорость переключения. Устройства с высоким напряжением _, соединяющие шины питания и виртуальные шины питания, включаются в активном режиме и выключаются в спящем режиме . Устройства с высоким напряжением _{используются} в качестве спящих транзисторов для уменьшения мощности статической утечки.

Конструкция силового переключателя , который включает и выключает подачу питания на логические элементы, важна для низковольтных высокоскоростных схем , таких как MTCMOS. Скорость, площадь и мощность логической схемы зависят от характеристик силового ключа.

При «грубом» подходе спящие транзисторы с высоким напряжением _{передают} питание целым логическим блокам. ^[3] В активном режиме сигнал сна снимается, в результате чего транзистор включается и подает виртуальное питание (землю) на логику с низким _{напряжением} . подается сигнал сна Во время спящего режима , заставляющий транзистор выключаться и отключать питание (землю) от логики с низким _{напряжением} . Недостатки этого подхода заключаются в том, что:

логические блоки должны быть разделены, чтобы определить, когда блок можно безопасно отключить (включить)
Спящие транзисторы имеют большие размеры и должны быть тщательно подобраны для обеспечения тока, необходимого схемному блоку.
необходимо добавить всегда активную (никогда не находящуюся в спящем режиме) схему управления питанием

При «детализированном» подходе спящие транзисторы с высоким напряжением _{встроены} в каждый затвор. Транзисторы с низким напряжением _{используются} для повышающих и понижающих цепей, а транзистор с высоким напряжением _{используется} для управления током утечки между двумя сетями. Этот подход устраняет проблемы разделения логических блоков и определения размера спящих транзисторов. Однако добавляется большой объем накладных расходов как из-за включения дополнительных транзисторов в каждый логический вентиль, так и из-за создания дерева распределения сигналов ожидания.

Промежуточный подход заключается во включении спящих транзисторов с высоким напряжением _в пороговые вентили, имеющие более сложную функцию. Поскольку для реализации любой произвольной функции требуется меньше таких пороговых вентилей по сравнению с логическими вентилями, включение MTCMOS в каждый вентиль требует меньших затрат на область. Примеры пороговых элементов, имеющих более сложную функцию, можно найти с помощью логики нулевой конвенции (NCL). ^[4] и логика соглашения о сне (SCL). ^[3]^[5] Чтобы реализовать MTCMOS без сбоев или других проблем, требуется некоторое искусство.

Ссылки [ править ]

^ Анис, Мохав; Арейби, Шавки; Махмуд, Мохамед; Эльмасри, Мохамед (10 июня 2002 г.). Написано в Онтарио, Канада. «Динамическое снижение мощности утечки и мощности утечки в схемах MTCMOS с использованием метода автоматизированной эффективной кластеризации вентилей» . Конференция по автоматизации проектирования . Слушания. 39 . Новый Орлеан, Луизиана, США: 480–485. CiteSeerX 10.1.1.11.9193 . ISBN 1-58113-461-4 . Архивировано из оригинала 18 мая 2023 г. Проверено 18 мая 2023 г.
^ Оклобдзия, Вожин Г. (1997). Цифровой дизайн и производство . ЦРК Пресс . стр. 12–18. ISBN 978-0-8493-8602-2 .
↑ Перейти обратно: Перейти обратно: ^а ^б Смит, Скотт; Ди, Цзя (2009). Проектирование асинхронных схем с использованием условной логики NULL (NCL) . Издательство Morgan & Claypool [ d ] . стр. 61–73. ISBN 978-1-59829-981-6 .
^ Фант, Карл М. (2005). Логически детерминированная конструкция: безтактовая система с логикой соглашения NULL (NCL) . Чичестер, Великобритания: Джон Уайли и сыновья . ISBN 978-0-471-68478-7 .
^ Смит, Скотт; Ди, Цзя. «US 7 977 972 Проектирование многопороговой асинхронной схемы сверхмалой мощности» . Проверено 12 декабря 2011 г.

[Anis-Areibi-Mahmoud-Elmasry_2002-1] Анис, Мохав; Арейби, Шавки; Махмуд, Мохамед; Эльмасри, Мохамед (10 июня 2002 г.). Написано в Онтарио, Канада. «Динамическое снижение мощности утечки и мощности утечки в схемах MTCMOS с использованием метода автоматизированной эффективной кластеризации вентилей» . Конференция по автоматизации проектирования . Слушания. 39 . Новый Орлеан, Луизиана, США: 480–485. CiteSeerX 10.1.1.11.9193 . ISBN 1-58113-461-4 . Архивировано из оригинала 18 мая 2023 г. Проверено 18 мая 2023 г.

[Oklobdzija_1997-2] Оклобдзия, Вожин Г. (1997). Цифровой дизайн и производство . ЦРК Пресс . стр. 12–18. ISBN 978-0-8493-8602-2 .

[Smith-Di_2009-3] Перейти обратно: Перейти обратно: ^а ^б Смит, Скотт; Ди, Цзя (2009). Проектирование асинхронных схем с использованием условной логики NULL (NCL) . Издательство Morgan & Claypool [ d ] . стр. 61–73. ISBN 978-1-59829-981-6 .

[Fant_2005-4] Фант, Карл М. (2005). Логически детерминированная конструкция: безтактовая система с логикой соглашения NULL (NCL) . Чичестер, Великобритания: Джон Уайли и сыновья . ISBN 978-0-471-68478-7 .

[Smith-Di_2011-5] Смит, Скотт; Ди, Цзя. «US 7 977 972 Проектирование многопороговой асинхронной схемы сверхмалой мощности» . Проверено 12 декабря 2011 г.

[1]

[2]

[3]

[4]

[5]