Асинхронный массив простых процессоров
 | В этой статье есть несколько проблем. Пожалуйста, помогите улучшить его или обсудите эти проблемы на странице обсуждения . ( Узнайте, как и когда удалять эти шаблонные сообщения )
|
Архитектура асинхронного массива простых процессоров ( AsAP ) включает в себя двумерный массив программируемых процессоров пониженной сложности с небольшой блокнотной памятью , соединенных между собой реконфигурируемой ячеистой сетью . AsAP был разработан исследователями Вычислительной лаборатории СБИС (VCL) Калифорнийского университета в Дэвисе и обеспечивает высокую производительность и энергоэффективность при использовании относительно небольшой площади схемы. Оно было сделано в 2006 году. [1]
Процессоры AsAP хорошо подходят для внедрения в будущие производственные технологии и тактируются в глобально-асинхронном локально-синхронном режиме (GALS). Отдельные генераторы полностью останавливаются (только утечка) за 9 циклов, когда нет работы, и перезапускаются на полной скорости менее чем за один цикл после того, как работа доступна. Чипу не требуются кварцевые генераторы , контуры фазовой автоподстройки частоты , контуры автоподстройки задержки по задержке , глобальный тактовый сигнал или какие-либо глобальные сигналы, связанные с частотой или фазой.
Многопроцессорная архитектура использует параллелизм на уровне задач во многих приложениях сложных цифровых сигнальных процессоров (DSP) , а также выполняет множество крупных задач с использованием мелкозернистого параллелизма.
Ключевые особенности
[ редактировать ]
AsAP использует несколько новых ключевых функций, четыре из которых:
- Многопроцессорная архитектура чипа (CMP), разработанная для достижения высокой производительности и низкого энергопотребления для многих приложений DSP.
- Малый объем памяти и простая архитектура каждого процессора обеспечивают высокую энергоэффективность .
- Глобально асинхронная локально синхронная синхронизация (GALS) упрощает конструкцию часов , значительно упрощает масштабируемость и может использоваться для дальнейшего снижения рассеиваемой мощности .
- Межпроцессорная связь осуществляется через сеть ближайшего соседа, чтобы избежать длинных глобальных проводов и повысить масштабируемость до больших массивов и с помощью передовых технологий производства. Каждый процессор может получать данные от любых двух соседей и отправлять данные любой комбинации своих четырех соседей.
Чип AsAP 1: 36 процессоров
[ редактировать ]
Чип, содержащий 36 (6x6) программируемых процессоров, был записан в мае 2005 года в КМОП 0,18 мкм с использованием технологии синтезированных стандартных ячеек и полностью функционален. Процессоры чипа работают с тактовой частотой от 520 МГц до 540 МГц при напряжении 1,8 В, и каждый процессор рассеивает в среднем 32 мВт при выполнении приложений на частоте 475 МГц.
Большинство процессоров работают с тактовой частотой более 600 МГц при напряжении 2,0 В, что делает AsAP одним из промышленных процессоров с самой высокой тактовой частотой (программируемых или непрограммируемых), когда-либо разработанных в университете; это второй по величине показатель, известный в опубликованных исследовательских работах.
При напряжении 0,9 В средняя мощность приложения на процессор составляет 2,4 мВт при частоте 116 МГц. Каждый процессор занимает 0,66 мм².
Чип AsAP 2: 167 процессоров
[ редактировать ]
Конструкция КМОП второго поколения, изготовленная по 65-нм техпроцессу, содержит 167 процессоров со специальными процессорами быстрого преобразования Фурье (БПФ), декодером Витерби и оценки движения процессорами видео; 16 КБ общей памяти; и междугородное межпроцессорное соединение. Программируемые процессоры могут индивидуально и динамически изменять напряжение питания и тактовую частоту . Чип полностью работоспособен. Процессоры работают на частоте до 1,2 ГГц при напряжении 1,3 В, что считается самой высокой тактовой частотой промышленного процессора, разработанного в любом университете. При напряжении 1,2 В они работают на частоте 1,07 ГГц и 47 мВт при 100% активности. При напряжении 0,675 В они работают на частоте 66 МГц и 608 мкВт при 100% активности. Эта рабочая точка обеспечивает 1 триллион операций MAC или арифметико-логических устройств (АЛУ) в секунду при рассеиваемой мощности всего 9,2 Вт. Благодаря архитектуре MIMD и мелкозернистому останову тактового генератора, эта энергоэффективность на операцию почти идеально постоянна при самых разных рабочих нагрузках, что не характерно для многих архитектур.
Приложения
[ редактировать ]Завершено кодирование многих DSP и общих задач для AsAP. Сопоставленные задачи включают в себя: фильтры, сверточные кодеры , перемежители, сортировку, квадратный корень, CORDIC sin/cos/arcsin/arccos, умножение матриц , генераторы псевдослучайных чисел, быстрое преобразование Фурье (БПФ) длин 32–1024, полное k=7. Декодер Витерби , кодер JPEG , полностью совместимый процессор основной полосы частот для передатчика и приемника беспроводной локальной сети IEEE 802.11a/g , а также полный блок сжатия CAVLC для кодера H.264 . Блоки подключаются напрямую друг к другу без каких-либо модификаций. Результаты по мощности, пропускной способности и площади обычно во много раз лучше, чем у существующих программируемых DSP-процессоров.
Архитектура обеспечивает четкое разделение между программированием и межпроцессорной синхронизацией, полностью управляемой аппаратным обеспечением. Недавно законченный компилятор C и инструмент автоматического сопоставления еще больше упрощают программирование.
См. также
[ редактировать ]Ссылки
[ редактировать ]- ^ Ю, Чжии; Меувсен, Майкл Дж.; Апперсон, Райан В.; Саттари, Омар; Лай, Майкл; Уэбб, Джереми В.; Работа, Эрик В.; Труонг, Дин; Мохсенин, Тинуш; Басс, Беван М. (март 2008 г.). «AsAP: асинхронный массив простых процессоров» . Журнал IEEE твердотельных схем . 43 (3): 695–705. Бибкод : 2008IJSSC..43..695Y . дои : 10.1109/jSSC.2007.916616 . ISSN 0018-9200 . S2CID 14523656 .
- Труонг, Дин; Уэйн Х. Ченг; Тинуш Мохсенин; Чжи Юй; Энтони Т. Джейкобсон; Гури Ландж; Майкл Дж. Меусен; Ань Т. Тран; Жибин Сяо; Эрик В. Уорк; Джереми В. Уэбб; Пол В. Мехия; Беван М. Баас (апрель 2009 г.). «167-процессорная вычислительная платформа с КМОП-технологией 65 нм» . Журнал IEEE твердотельных схем . 44 (4): 1130. Бибкод : 2009IJSSC..44.1130T . дои : 10.1109/JSSC.2009.2013772 . S2CID 11502057 . Архивировано из оригинала 21 июня 2015 г.
- Труонг, Дин; Ченг, Уэйн; Мохсенин, Тинуш; Ю, Чжии; Джейкобсон, Тони; Ландж, Гури; Меувсен, Майкл; Ватник, Кристина; Мехия, Пол; Тран, Ань; Уэбб, Джереми; Работай, Эрик; Сяо, Жибин; Баас, Беван М. (июнь 2008 г.). «167-процессорная 65-нм вычислительная платформа с динамическим напряжением питания для каждого процессора и динамическим масштабированием тактовой частоты» . В материалах симпозиума IEEE по схемам СБИС, 2008 г. Гонолулу, Гавайи. стр. 22–23. Архивировано из оригинала 25 декабря 2014 г.
- Баас, Беван; Ю, Чжии; Меувсен, Майкл; Саттари, Омар; Апперсон, Райан; Работай, Эрик; Уэбб, Джереми; Лай, Майкл; Мохсенин, Тинуш; Труонг, Дин; Чунг, Джейсон (март – апрель 2007 г.). «AsAP: детальная многоядерная платформа для приложений DSP» . IEEE микро . 27 (2): 34–45. дои : 10.1109/MM.2007.29 . S2CID 18443228 . Архивировано из оригинала 25 июня 2015 г.
- Баас, Беван; Ю, Чжии; Меувсен, Майкл; Саттари, Омар; Апперсон, Райан; Работай, Эрик; Уэбб, Джереми; Лай, Майкл; Гурман, Дэниел; Чен, Чи; Чунг, Джейсон; Труонг, Дин; Мохсенин, Тинуш (август 2006 г.). «Аппаратное обеспечение и приложения AsAP: асинхронный массив простых процессоров» . В материалах симпозиума IEEE HotChips по высокопроизводительным чипам (HotChips 2006) . Стэнфорд. Архивировано из оригинала 28 февраля 2014 г. Проверено 27 сентября 2007 г.
- Ю, Чжии; Меувсен, Майкл; Апперсон, Райан; Саттари, Омар; Лай, Майкл; Уэбб, Джереми; Работай, Эрик; Мохсенин, Тинуш; Сингх, Мандип; Баас, Беван М. (февраль 2006 г.). «Асинхронный массив простых процессоров для приложений DSP» . В материалах Международной конференции IEEE по твердотельным схемам (ISSCC '06) . Сан-Франциско, Калифорния. стр. 428–429, 663. Архивировано из оригинала 25 декабря 2014 г.