IBM zEC12

zEC12

Общая информация
Запущен	2012
Разработано	ИБМ
Производительность
Макс. процессора Тактовая частота	5,5 ГГц
Кэш
L1 Кэш	Инструкция 64 КБ 96 КБ данных на ядро
Кэш L2	1 МБ инструкция 1 МБ данных на ядро
Кэш L3	48 МБ общий
Архитектура и классификация
Технологический узел	32 нм
Набор инструкций	z/Архитектура (ARCHLVL 3)
Физические характеристики
Ядра	6
История
Предшественник	z196
Преемник	z13

Микропроцессор zEC12 ( ( zEnterprise EC12 или просто z12 ) — это чип, производимый IBM для своих zEnterprise EC12 и zEnterprise BC12 мэйнфреймов , анонсированных 28 августа 2012 года. Он производится на производственном заводе в Ист-Фишкилле, штат Нью-Йорк ранее принадлежавшем IBM). но производство будет продолжаться в течение десяти лет новым владельцем GlobalFoundries ). Поставки процессора начались осенью 2012 года. IBM заявила, что это самый быстрый микропроцессор в мире, который примерно на 25% быстрее своего предшественника z196 .

Описание

Размер чипа составляет 597,24 мм. ² и состоит из 2,75 миллиардов транзисторов IBM , изготовленных по 32-нм CMOS- на изоляторе процессу , поддерживающих частоту 5,5 ГГц , самую высокую тактовую частоту процессора, когда-либо выпускавшегося для коммерческой продажи.

Процессор реализует CISC z/Architecture с суперскалярным и вне очереди конвейером некоторыми новыми инструкциями, в основном связанными с выполнением транзакций . Ядра имеют множество других улучшений, таких как лучшее предсказание ветвей , выполнение вне очереди и один выделенный сопроцессор для сжатия и криптографии. Конвейер инструкций имеет от 15 до 17 этапов; очередь инструкций может содержать 40 инструкций; и «в полете» может находиться до 90 инструкций. Он имеет шесть ядер , каждое из которых имеет собственный объемом 64 КБ кэш инструкций L1 , частный кэш данных L1 объемом 96 КБ, частный объемом 1 МБ кэш инструкций L2 и частный кэш данных L2 объемом 1 МБ. Кроме того, имеется общий кэш L3 объемом 48 МБ, реализованный в eDRAM и управляемый двумя встроенными контроллерами кэша L3. Также имеется дополнительный общий кеш L1, используемый для операций сжатия и шифрования.

Каждое ядро ​​имеет шесть RISC -подобных исполнительных блоков, включая два целочисленных блока , два блока загрузки-сохранения , один двоичный блок с плавающей запятой и один десятичный блок с плавающей запятой. Чип zEC12 может декодировать три инструкции и выполнять семь операций за один такт. К каждому ядру прикреплен специальный ускоритель сопроцессора; в предыдущем процессоре z их было два, общие для всех четырех ядер.

Чип zEC12 имеет встроенный многоканальный оперативной памяти DDR3 контроллер , поддерживающий конфигурацию типа RAID для восстановления после сбоев памяти. zEC12 также включает в себя два контроллера шины GX для доступа к адаптерам хост-каналов и периферийным устройствам.

Общий кэш

Несмотря на то, что каждый чип имеет 48 МБ кэш-памяти L3, общий для 6 ядер и других встроенных средств для симметричной многопроцессорной обработки (SMP), есть два выделенных сопутствующих чипа, называемых Shared Cache (SC), каждый из которых добавляет 192 МБ внешнего кэша L4. всего 384 МБ кэш-памяти L4. Кэш L4 используется всеми процессорами в книге. Чипы SC производятся по тому же процессу, что и процессорные чипы zEC12, имеют размеры 28,4 x 23,9 мм и содержат 3,3 миллиарда транзисторов каждый.

Многочиповый модуль

В системе zEnterprise EC12 используются многочиповые модули (MCM), что позволяет разместить шесть чипов zEC12 в одном модуле. Каждый MCM имеет две микросхемы общего кэша, позволяющие подключать процессоры MCM по каналам со скоростью 40 ГБ/с. Один чип zEC12 потребляет около 300 Вт , а MCM охлаждается механизмом жидкостного охлаждения мощностью 1800 Вт.

Различные модели системы zEnterprise имеют разное количество активных ядер. Для этого у некоторых процессоров в каждом MCM может быть отключено пятое и/или шестое ядро.