✖


Jump to content

C-элемент

Edit links
Задержки в наивной (на основе защелки Эрла ) реализации и среде.
Временная диаграмма C-элемента и логического элемента «ИЛИ»
Поведение среды при множественных входных переходах [1] (мусорные ветки [2] ) допустимо для C-элемента и недопустимо для элемента Join

В цифровых вычислениях Мюллера C-элемент ( C-затвор , гистерезисный триггер , совпадающий триггер или схема двуручной безопасности ) представляет собой небольшую двоичную логическую схему, широко используемую при проектировании асинхронных схем и систем. Он выводит 0, когда все входы равны 0, он выводит 1, когда все входы равны 1, и сохраняет свое выходное состояние в противном случае. Официально он был указан в 1955 году Дэвидом Э. Мюллером. [3] и впервые использован в компьютере ILLIAC II . [4] С точки зрения теории решеток С-элемент представляет собой полумодулярную дистрибутивную схему, работа которой во времени описывается диаграммой Хассе . [5] [6] [7] [8] С-элемент тесно связан со свиданием. [9] и присоединяйся [10] элементы, где входные данные не могут изменяться дважды подряд. В некоторых случаях, когда известны соотношения между задержками, C-элемент можно реализовать как схему суммы произведений (SOP). [11] [12] Более ранние методы реализации C-элемента [13] [14] включить триггер Шмитта , [15] Триггер Экклса-Джордана и триггер последней движущейся точки.

Таблица истинности и предположения о задержке

[ редактировать ]

Для двух входных сигналов C-элемент определяется уравнением , что соответствует следующей таблице истинности:

0 0 0
0 1
1 0
1 1 1

Эту таблицу можно превратить в схему, используя карту Карно. Однако полученная реализация является наивной, поскольку ничего не сказано о предположениях о задержке. Чтобы понять, при каких условиях полученная схема работоспособна, необходимо провести дополнительный анализ, который выявляет, что

  • задержка1 — задержка распространения от узла 1 через среду к узлу 3,
  • задержка2 — задержка распространения от узла 1 через внутреннюю обратную связь до узла 3,
  • задержка1 должна быть больше, чем задержка2.

Таким образом, наивная реализация корректна только для медленной среды. [16]

Реализации C-элемента

[ редактировать ]

В зависимости от требований к скорости переключения и потребляемой мощности С-элемент может быть реализован в виде грубой или мелкозернистой схемы. Также следует различать одновыходные и двухканальные. [17] реализации C-элемента. Двухканальный C-элемент может быть реализован только на двухвходовых NAND (NOR). [18] Реализация с одним выходом работоспособна тогда и только тогда, когда: [19]

  1. Схема, в которой каждый вход С-элемента подключен через отдельный инвертор к его выходу, является полумодульной относительно состояния, когда все инверторы возбуждены.
  2. Это состояние активно для выходного вентиля C-элемента.

Статические и полустатические реализации

[ редактировать ]
Статические реализации двух- и трехвходового C-элемента, [20] [21] [22]
Полустатические реализации C-элемента с двумя и несколькими входами. [23] [24] [25] Более быструю версию см. [26]

В своем докладе [3] Мюллер предложил реализовать С-элемент как мажоритарный вентиль с обратной связью. Однако, чтобы избежать опасностей, связанных с перекосами внутренних задержек, мажоритарный вентиль должен иметь как можно меньшее количество транзисторов. [27] [28] Как правило, C-элементы с разными предположениями о времени [29] может быть построен на И-ИЛИ-Инверте (AOI) [30] [31] или его двойной вентиль ИЛИ-И-Инверт (OAI) [32] [33] и инвертор. Еще один вариант, запатентованный Варшавским и др. [34] [35] заключается в шунтировании входных сигналов, когда они не равны друг другу. Будучи очень простыми, эти реализации рассеивают больше энергии из-за коротких замыканий. Подключив дополнительный мажоритарный вентиль к инвертированному выходу С-элемента, получим функцию инклюзивное ИЛИ (EDLINCOR): [36] [37] . Некоторые простые асинхронные схемы, такие как распределители импульсов. [38] может быть построен исключительно на мажоритарных воротах.

Полустатический C-элемент сохраняет свое предыдущее состояние, используя два инвертора с перекрестной связью, аналогично ячейке SRAM . Один из инверторов слабее, чем остальная часть схемы, поэтому его могут перегрузить подтягивающие и понижающие сети . Если оба входа равны 0, то подтягивающая цепь меняет состояние защелки , и C-элемент выводит 0. Если оба входа равны 1, то вытягивающая цепь меняет состояние защелки, делая C-элемент на выходе 1. В противном случае вход защелки не подключен ни к одному из или заземление, поэтому слабый инвертор доминирует, и защелка выводит свое предыдущее состояние. Существуют также варианты полустатического С-элемента, построенного на устройствах с отрицательным дифференциальным сопротивлением (NDR). [39] [40] NDR обычно определяется для слабого сигнала, поэтому трудно ожидать, что такой C-элемент будет работать в полном диапазоне напряжений или токов. [ оригинальное исследование? ]

Реализации на уровне шлюза

[ редактировать ]
Мажоритарная реализация C-элемента и инклюзивный вентиль ИЛИ (а); Реализации, предложенные Маевским (б), Цирлиным (в) и Мерфи (г)
STG двухрельсового C-элемента с транзитом 00 и его схема, реализованная только на NAND2, как частный случай [18] рассмотрен В.Б. Мараховским.
Ячейка Дэвида (а) и ее быстрые реализации: уровень затвора (б) и уровень транзистора (в) [41]

Существует ряд различных одновыходных схем С-элемента, построенных на логических элементах. [42] [43] В частности, так называемая реализация Маевского. [44] [45] [46] представляет собой полумодулярную, но нераспределительную (ИЛИ-каузальную) схему, основанную на свободном принципе. [47] Вентиль NAND3 в этой схеме можно заменить двумя вентилями NAND2. Обратите внимание, что C-элемент Маевского на самом деле является элементом Join, входные сигналы которого не могут переключаться дважды. [44] Еще одна схема с ИЛИ-причинностью, которая работает как элемент Join. [48] Реализация С-элемента только на двухвходовых вентилях была предложена Цирлиным. [49] и затем синтезирован Стародубцевым с соавт. используя язык таксограммы [50] Эта схема совпадает с той, что приписывают Бартки. , [1] [44] и может работать без входной защелки. Обратите внимание, что и схемы Маевского, и схемы Цирлина фактически основаны на так называемой ячейке Давида. [51] Его быстрая реализация на уровне транзистора используется в предлагаемом полустатическом C-элементе. [52] Была предложена еще одна полустатическая схема с использованием проходных транзисторов (на самом деле MUX 2:1). [53] Еще одна версия С-элемента, построенная на двух SR-защелках, была синтезирована Мерфи. [54] с помощью инструмента Petrify. Однако эта схема включает в себя инвертор, подключенный к одному из входов. Этот инвертор должен иметь небольшую задержку. Однако существуют реализации защелок RS, которые уже имеют, например, один инвертированный вход. [55] Некоторые независимые от скорости подходы [56] [57] Предположим, что входные инверторы с нулевой задержкой доступны на всех вентилях, что является нарушением истинной независимости от скорости, но на практике довольно безопасно. Существуют и другие примеры использования этого предположения. [58]

Нетранзисторные реализации

[ редактировать ]

Другими технологиями, подходящими для реализации асинхронных примитивов, включая C-элемент, являются: углеродные нанотрубки, [ нужна ссылка ] одноэлектронные туннельные устройства, [59] квантовые точки, [60] и молекулярные нанотехнологии. [61]

Обобщение для многозначной логики

[ редактировать ]

Определение C-элемента можно обобщить для многозначной логики: [7] [62] [63] или даже для непрерывных сигналов:

Например, таблица истинности для сбалансированного троичного C-элемента с двумя входами имеет вид

−1 −1 −1
−1 0
−1 1
0 −1
0 0 0
0 1
1 −1
1 0
1 1 1

Поскольку мажоритарный вентиль является частным случаем порогового вентиля, любая из известных реализаций порогового вентиля [64] в принципе может быть использован для построения C-элемента. Однако в многозначном случае подключение выхода мажоритарного вентиля к одному или нескольким входам может не дать желаемого эффекта. Например, используя троичную функцию большинства, определенную как [65]

не приводит к троичному C-элементу, заданному таблицей истинности, если сумма не разбивается на пары. Однако даже без такого разделения две троичные мажоритарные функции пригодны для построения троичного инклюзивного элемента ИЛИ.

Ссылки

[ редактировать ]
  1. ^ Перейти обратно: а б Кимура, Изуми (1971). «Расширения асинхронных схем и проблема задержки. Часть II: Расширения без всплесков и проблема задержки второго рода» . Журнал компьютерных и системных наук . 5 (2): 129–162. дои : 10.1016/S0022-0000(71)80031-4 .
  2. ^ Кушнеров, Алекс; Быстров, Сергей (2023). «Графики перехода сигналов для цепей асинхронных путей передачи данных» . Моделирование и анализ информационных систем . 30 (2): 170–186. дои : 10.18255/1818-1015-2023-2-170-186 .
  3. ^ Перейти обратно: а б Д.Е. Мюллер, Теория асинхронных цепей . Номер отчета. 66, Лаборатория цифровых компьютеров, Университет Иллинойса в Урбана-Шампейн, 1955 год.
  4. ^ HC Breadley, «ILLIAC II — Краткое описание и аннотированная библиография» , IEEE Transactions on Electronic Computers, vol. ЕС-14, нет. 3, стр. 399–403, 1965.
  5. ^ DE Muller и WS Bartky, «Теория асинхронных цепей» , Int. Симпозиум по теории переключения в Гарвардском университете, стр. 204–243, 1959.
  6. ^ В. Дж. Поппельбаум, Введение в теорию цифровых машин . Math., EE 294 Конспект лекций, Университет Иллинойса в Урбана-Шампейн.
  7. ^ Перейти обратно: а б Кимура, Изуми (1969). «Сравнение двух математических моделей асинхронных цепей» . Научные отчеты Токийского Кёику Дайгаку, Раздел А. 10 (232/248): 109–123. JSTOR   43698723 .
  8. ^ Гунавардена, Джереми (1993). «Обобщенная структура событий для развертывания Мюллером безопасной сети» . Конкур'93 . Конспекты лекций по информатике. Том. 715. стр. 278–292. дои : 10.1007/3-540-57208-2_20 . ISBN  978-3-540-57208-4 .
  9. ^ Стуки, Мишелл Дж.; Орнштейн, Северо М.; Кларк, Уэсли А. (1967). «Логическое проектирование макромодулей». Материалы весенней совместной компьютерной конференции AFIPS '67 (Весна), состоявшейся 18–20 апреля 1967 г. стр. 357–364. дои : 10.1145/1465482.1465538 . ISBN  978-1-4503-7895-6 .
  10. ^ Дж. К. Эберген, Дж. Сегерс, И. Бенко, «Параллельная программа и проектирование асинхронных схем» , Семинары по вычислительной технике, стр. 50–103, 1995.
  11. ^ Берел, Питер А.; Берч, Джерри Р.; Мэн, Тереза ​​Х. (1998). «Проверка комбинационной эквивалентности скоростно-независимых схем» . Формальные методы проектирования систем . 13 (1): 37–85. дои : 10.1023/А:1008666605437 .
  12. ^ Х. Парк, А. Хе, М. Ронкен и X. Сонг, «Пересмотр полумодульной модели задержки в контексте относительного времени» , IET Electronics Letters, vol. 51, нет. 4, стр. 332–334, 2015.
  13. ^ Отчет о техническом прогрессе, январь 1959 г. , Университет Иллинойса в Урбана-Шампейн.
  14. ^ В. Дж. Поппеллбаум, Н. Е. Уайзман, «Схемотехника нового компьютера в Иллинойсе» , отчет №. 90, Университет Иллинойса в Урбана-Шампейн, 1959.
  15. ^ Н. П. Сингх, Методология проектирования самосинхронных систем . Магистерская диссертация, Массачусетский технологический институт, 1981, 98 стр.
  16. ^ Дж. Кортаделла , М. Кишиневский, Учебное пособие: Синтез схем управления по спецификациям СТГ . Летняя школа, Люнгбю, 1997 год.
  17. ^ А. Мохов, В. Хоменко, Д. Соколов и А. Яковлев, «О двухрельсовой логике управления для повышения устойчивости схемы» , IEEE Int. Конференция по применению параллелизма в проектировании систем (ACSD), 2012 г., стр. 112–121.
  18. ^ Перейти обратно: а б В. Варшавский, М. Кишиневский, В. Мараховский, Л. Розенблюм, «Функциональная полнота в классе полумодулярных схем», Советский журнал компьютерных и системных наук, вып. 23, нет. 6, стр. 70–80, 1985.
  19. ^ B. S. Tsirlin, "A Survey of Equivalent Problems of Realizing Circuits in the AND-NOT Basis that are Speed-Independent", Soviet Journal of Computer and Systems Sciences, vol. 24, 1986, pp. 58–69 (Б. С. Цирлин, "Обзор эквивалентных проблем реализации схем в базисе И-НЕ, не зависящих от скорости" , Изв. АН СССР, Техническая кибернетика, №2, 1986, с. 159–171).
  20. ^ IE Сазерленд, «Микротрубопроводы », Communications of ACM, vol. 32, нет. 6, стр. 720–738, 1989.
  21. ^ CH ван Беркель, «Остерегайтесь изохронной вилки» , отчет UR 003/91, Philips Research Laboratories, 1991.
  22. ^ В. Б. Мараховский, Логическое проектирование асинхронных схем . Слайды по курсу. Кафедра КСиСО, СПбПУ.
  23. ^ V. I. Varshavsky, N. M. Kravchenko, V. B. Marakhovsky, B. S. Tsirlin, "H flip-flop", USSR author's certificate SU1562964, Jul. 5, 1990.
  24. ^ Варшавский, В.И. (1998). «β-управляемые пороговые элементы» . Материалы 8-го симпозиума Великих озер по СБИС (кат. № 98TB100222) . стр. 52–58. дои : 10.1109/ГЛСВ.1998.665199 . ISBN  0-8186-8409-7 .
  25. ^ В.И. Варшавский, «Пороговый элемент и способ его проектирования», патент US6338157, 8 января 2002 г.
  26. ^ Y. A. Stepchenkov, Y. G. Dyachenko, A. N. Denisov, Y. P. Fomin, "H flip-flop", Patent RU2371842, Oct. 27, 2009.
  27. ^ Д. Хампель, К. Прост и Н. Шейнгберг, «Пороговая логика с использованием дополнительного МОП-устройства» , патент US3900742, август. 19, 1975.
  28. ^ Д. Доман, Разработка библиотеки CMOS: улучшение комплектов цифрового проектирования для конкурентоспособного кремния. Архивировано 8 октября 2015 г. в Wayback Machine . Вили, 2012, 327 с.
  29. ^ К.С. Стивенс, Р. Гиносар и С. Ротем, «Относительное время [асинхронное проектирование]» , Транзакции IEEE в системах очень большой интеграции (VLSI), том. 11, нет. 1, стр. 129–140, 2003.
  30. ^ H. Zemanek, "Sequentielle asynchrone Logik" , Elektronische Rechenanlagen, vol. 4, no. 6, pp. 248–253, 1962. Also available in Russian as Г. Цеманек, "Последовательная асинхронная логика" , Mеждународный симпозиум ИФАК Теория конечных и вероятностных автоматов 1962, с. 232—245.
  31. ^ В. Флейшхаммер, «Усовершенствования асинхронных бистабильных триггерных схем или относящиеся к ним» , спецификация на патент Великобритании GB1199698, 22 июля 1970 г.
  32. ^ Т.-Ю. Вуу и СБК Врудхула, «Разработка быстрого и эффективного по площади C-элемента Мюллера с несколькими входами» , Транзакции IEEE в системах очень большой интеграции (VLSI), том. 1, нет. 2, стр. 215–219, 1993.
  33. ^ HKO Берге, А. Хасанбегович, С. Оне, «C-элементы Мюллера на основе функций меньшинства-3 для источников сверхнизкого напряжения» , IEEE Int. Симпозиум по проектированию и диагностике электронных схем и систем (DDECS) 2011, стр. 195–200.
  34. ↑ В.И. Варшавский, А.Ю. Кондратьев, Н.М. Кравченко, Б.С. Цирлин, «Н-триггер» , Авторское свидетельство СССР SU1411934 от 23 июля 1988 г.
  35. ^ В.И. Варшавский, Н.М. Кравченко, В.Б. Мараховский и Б.С. Цирлин, "Н-триггер" , Авторское свидетельство СССР SU1443137, 7 декабря 1988 г.
  36. ^ Пакнелл, Д.А. (1993). «Логический подход, управляемый событиями (EDL), к представлению цифровых систем и соответствующим процессам проектирования» . IEE Proceedings E Компьютеры и цифровая техника . 140 (2): 119–126. дои : 10.1049/ip-e.1993.0018 .
  37. ^ А. Яковлев, М. Кишиневский, А. Кондратьев, Л. Лаваньо, М. Пьеткевич-Кутный, «О моделях поведения асинхронных схем с причинностью ИЛИ» , Формальные методы проектирования систем, том. 9, нет. 3, стр. 189–233. 1996.
  38. ^ Дж. К. Нельсон, Счетные схемы, независимые от скорости . Номер отчета. 71, Лаборатория цифровых компьютеров, Университет Иллинойса в Урбана-Шампейн, 1956 год.
  39. ^ К.-Х. Лин, К. Янг, А.Ф. Гонсалес, Дж.Р. Ист, П. Мазумдер, Г.И. Хаддад, «Высокоскоростные цифровые логические элементы на основе InP с использованием гетероструктуры RTD/HBT» , Int. Конференция по фосфиду индия и родственным материалам (IPRM), 1999 г., стр. 419–422.
  40. ^ Глосекоттер, П.; Пача, К.; Гозер, К.Ф.; Прост, В.; Ким, С.; Ван Хусен, Х.; Рейманн, Т.; Тегуде, Ф.Дж. (2002). «Асинхронная схема на основе переходного элемента моностабильно-бистабильной логики RTBT (MOBILE)» . Слушания. 15-й симпозиум по проектированию интегральных схем и систем . стр. 365–370. дои : 10.1109/SBCCI.2002.1137684 . ISBN  0-7695-1807-9 .
  41. ^ А. Быстров, А. Яковлев, Синтез асинхронных схем методом прямого отображения: Взаимодействие с окружающей средой . Технический отчет, факультет компьютерных технологий, Университет Ньюкасл-апон-Тайн, октябрь 2001 г.
  42. ↑ Б. С. Цирлин, «Н-триггер» , авторское свидетельство СССР SU1096759, 7 июня 1984.
  43. ↑ Б. С. Цирлин, "Многовходовой Н-триггер" , авторское свидетельство СССР СУ1162019, 15 июня 1985.
  44. ^ Перейти обратно: а б с М. Кувако, Т. Нанья, «Оценка надежности синхронизации асинхронных схем на основе различных моделей задержки» , IEEE Int. Симпозиум по перспективным исследованиям в области асинхронных цепей и систем (ASYNC), 1994 г., стр. 22–31.
  45. ^ Бжозовский, Дж. А.; Раахемифар, К. (1995). «Тестирование C-элементов — это не элементарно» . Материалы второй рабочей конференции по методологиям асинхронного проектирования . стр. 150–159. дои : 10.1109/WCADM.1995.514652 . ISBN  0-8186-7098-3 .
  46. ^ П.А. Бирел, Дж.Р. Берч, Т.Х. Мэн, «Проверка комбинационной эквивалентности схем, независимых от скорости» , Формальные методы проектирования систем, том. 13, нет. 1, 1998, стр. 37–85.
  47. ^ V. I. Varshavsky, O. V. Maevsky, Yu. V. Mamrukov, B. S. Tsirlin, "H flip-flop" , USSR author's certificate SU1081801, Mar. 23, 1984
  48. ^ Г.С. Браиловский, Л.Я. Розенблюм, Б.С. Цирлин, «Н-триггер» , авторское свидетельство СССР SU1432733, 23 октября 1988 г.
  49. ↑ Б. С. Цирлин, «Н-триггер» , авторское свидетельство СССР SU1324106, 15 июля 1987.
  50. ^ Н. А. Стародубцев, С. А. Быстров, «Уточнение монотонного поведения для синтеза асинхронных схем с двумя входами» , IEEE Int. Симпозиум Среднего Запада по схемам и системам (MWSCAS), 2004 г., том. Я, стр. I-521–524.
  51. ^ М. Курвуазье и П. Азема, «Асинхронные последовательные машины с режимом работы запроса/подтверждения», IEE Electronics Letters, Vol. 10, нет. 1, стр.8-10, 1974.
  52. ^ С. М. Фэрбенкс, «Двухступенчатый С-элемент Мюллера» , патент США US6281707, 28 августа 2001 г.
  53. ^ А. Моргенштейн, М. Мореинис, Р. Гиносар, «Асинхронные схемы вентиля-диффузии-ввода (GDI)» , Транзакции IEEE в системах очень большой интеграции (VLSI), том. 12, нет. 8, стр. 847–856, 2004.
  54. ^ Дж. П. Мерфи, «Проектирование C-элемента на основе защелки» , Electronics Letters, vol. 48, нет. 19, 2012, стр. 1190–1191.
  55. ^ V. A. Maksimov and Ya. Ya. Petrichkovich "RS flip-flop," USSR author's certificate SU1164867, Jun. 30, 1985.
  56. ^ П. Бирел и TH-Y. Мэн. «Автоматический синтез на уровне вентиля схем, независимых от скорости» , IEEE/ACM Int. Конференция по компьютерному проектированию (ICCAD), 1992 г., стр. 581–587.
  57. ^ А. Кондратьев, М. Кишиневский, Б. Лин, П. Ванбекберген и А. Яковлев, «Базовая реализация вентиля для схем, независимых от скорости» , Конференция по автоматизации проектирования ACM (DAC), 1994, стр. 56–62.
  58. ^ Яковлев А.В.; Коелманс, AM; Семенов А.; Киннимент, диджей (декабрь 1996 г.). «Моделирование, анализ и синтез асинхронных схем управления с использованием сетей Петри» . Интеграция . 21 (3): 143–170. дои : 10.1016/S0167-9260(96)00010-7 .
  59. ^ С. Сафируддин, С.Д. Котофана, «Строительные блоки для схем, нечувствительных к задержке, с использованием одноэлектронных туннельных устройств» , Конференция IEEE по нанотехнологиям, 2007 г., стр. 704–708.
  60. ^ В.И. Варшавский, «Логическое проектирование и квантовые задачи» , Int. Семинар по физике и компьютерному моделированию устройств на основе низкоразмерных структур, 1995, стр. 134–146.
  61. ^ Эй Джей Мартин, П. Пракаш, «Асинхронная наноэлектроника: предварительное исследование». Архивировано 4 марта 2016 г. в Wayback Machine , IEEE Int. Симпозиум по асинхронным схемам и системам (ASYNC), 2008 г., стр. 58–68.
  62. ^ Дж. М. Джонсон, Теория и применение самосинхронных интегрированных систем с использованием элементов троичной логики. Кандидатская диссертация. Калифорнийский университет, Санта-Барбара. 1989.
  63. ^ Х. Сато, Полнота многозначных логических функций, реализуемых асинхронными последовательными схемами. Кандидатская диссертация, Университет Гакусюин, 1996 г.
  64. ^ В. Бейу, Дж. М. Кинтана, М. Дж. Аведильо, «Реализация пороговой логики СБИС - всесторонний обзор» , Транзакции IEEE в нейронных сетях, том. 14, нет. 5, стр. 1217–1243, 2003.
  65. ^ В. Варшавский, Б. Овсиевич, «Сети, состоящие из троичных мажоритарных элементов» , Транзакции IEEE на электронных компьютерах, том. ЕС-14, нет. 5, стр. 730–733, 1965.
[ редактировать ]
Retrieved from "https://en.wikipedia.org/w/index.php?title=C-element&oldid=1237650541"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 6bfe0773ec962d7ff75e0a129dd6796f__1722361140
URL1:https://arc.ask3.ru/arc/aa/6b/6f/6bfe0773ec962d7ff75e0a129dd6796f.html
Заголовок, (Title) документа по адресу, URL1:
C-element - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)