Jump to content

Ян А. Янг

Ян А. Янг
Рожденный
Мельбурн , Австралия
Национальность Американский
Альма-матер Калифорнийский университет, Беркли , Мельбурнский университет , Австралия
Известный Фазовая автоподстройка частоты
Награды Сотрудник IEEE, 1999 г.; Сотрудник Intel 1996 г., старший научный сотрудник Intel 2004 г.
Научная карьера
Учреждения Intel , Калифорнийский университет, Беркли , Мостек
Диссертация Аналоговые рекурсивные фильтры выборочных данных МОП с переключаемыми конденсаторами   (1978)
Докторантура Дэвид А. Ходжес , Пол Р. Грей, Дональд Педерсон (постдок)

Ян А. Янг инженер Intel . [ 1 ] Янг является соавтором 50 научных работ. [ 2 ] и имеет 71 патент [ 3 ] в с переключаемыми конденсаторами схемах , DRAM , SRAM , BiCMOS , x86 тактирование , фотоника и спинтроника .

Биография

[ редактировать ]

Янг родился в Мельбурне, Австралия, и получил степени бакалавра и магистра в области электротехники в Мельбурнском университете , Австралия. Он получил докторскую степень по электротехнике в Калифорнийском университете в Беркли в 1978 году, где исследовал фильтры с переключаемыми конденсаторами MOSFET. [ 4 ]

Техническая карьера

[ редактировать ]

Ранняя карьера, аналоговые МОП-интегральные схемы и фильтры с переключаемыми конденсаторами.

[ редактировать ]

Янг получил докторскую степень в Калифорнийском университете в Беркли в 1978 году, работая с Дэвидом А. Ходжесом над разработкой схем переключаемых МОП-конденсаторов. [ 4 ] [ 5 ]

Intel BiCMOS для логики и SRAM

[ редактировать ]

Янг начал работать в Intel в 1983 году с разработки схем для 1 МБ DRAM в 1-мкм CMOS в 1985 году. [ 6 ] и первая SRAM объемом 64 КБ в КМОП 1 мкм. Это также был первый SRAM, сертифицированный для военных нужд в рамках программы VHIC. [ 7 ] В узле 600 нанометров Intel внедрила BiCMOS для логики, что потребовало разработки BiCMOS SRAM для кэша и нового семейства стандартных логических схем. В семействе логики BiCMOS используются устройства npn на пути подтягивания затвора BiCMOS, чтобы сформировать семейство логики CMOS с низким энергопотреблением и высокой емкостной способностью управления. Технология Intel BiCMOS была реализована благодаря инновационному npn-транзистору с тройным рассеянием. Это привело к созданию высокотехнологичного и недорогого процесса благодаря минимальному количеству дополнительных технологических этапов. Напротив, другие компании использовали BiCMOS для реализации логики с эмиттерной связью для микропроцессоров, которые потребляли гораздо больше энергии. Схемы BiCMOS были разработаны для семейства процессоров Pentium и последующих поколений Pentium Pro и Pentium II процессоров .

Эпоха Pentium и масштабирование тактовой частоты

[ редактировать ]

Янг разработал схему тактовой синхронизации на основе фазовой автоподстройки частоты (ФАПЧ) в микропроцессоре, работая над конструкцией процессора Intel 80486 с тактовой частотой 50 МГц . Впоследствии он разработал основные блоки схемы тактовой схемы ФАПЧ, используемые в каждом поколении микропроцессоров Intel, вплоть до Pentium 4 с 0,13 мкм и частотой 3,2 ГГц. Успешное внедрение тактовой частоты в ГГц способствовало повышению вычислительной мощности.

Архитектура 486DX2, отображающая встроенную систему ФАПЧ и тактовую частоту.
Масштабирование тактовой частоты процессора Intel

Интеграция встроенной системы ФАПЧ позволила тактовой частоте превысить скорость ввода-вывода внешних соединений в DX2. Это привело к интеграции встроенного кэша, проложив путь к созданию первого микропроцессора с 1 миллионом транзисторов.

Масштабирование тактовой частоты , предпринятое Intel и AMD, закончилось, когда тепловыделение процессоров достигло 100 Вт/см^2. К концу гонки за тактовую частоту тактовые частоты увеличились более чем в 50 раз. Впоследствии Intel перешла к эре многоядерных процессоров с модифицированной архитектурой Intel Core и одновременным увеличением размеров кэша, чтобы воспользоваться преимуществами продолжающегося успеха Закон Мура .

За пределами КМОП-вычислений

[ редактировать ]

Он является основателем и главным редактором журнала IEEE Journal of Exploratory Solid State Computational Devices .

Награды и почести

[ редактировать ]
  • 1992–2005: член технического программного комитета Международной конференции по твердотельным схемам (ISSCC).
  • 1994: декабрь приглашенный редактор журнала IEEE Journal of Solid-State Circuits ( JSSCC ). [ 8 ]
  • 1996: Сотрудник Intel (высшая техническая должность в Intel до 2002 г.) [ 9 ]
  • 1996: апрель, приглашенный редактор JSSCC. [ 8 ]
  • 1997: апрель, приглашенный редактор JSSCC. [ 8 ]
  • 1999: член IEEE. [ 10 ]
  • 1991–1996: программный комитет симпозиума по схемам СБИС. [ 8 ]
  • 1995–1996: Председатель технического программного комитета симпозиума по схемам СБИС.
  • 1997–1998: председатель симпозиума по схемам СБИС. [ 8 ]
  • 1997–2003: председатель подкомитета по цифровым технологиям Международной конференции по твердотельным схемам (ISSCC).
  • 2004: старший научный сотрудник Intel (высшая техническая должность в Intel с 2002 г.) [ 9 ]
  • 2005: Председатель Технического программного комитета ISSCC 2005 г.
  • 2006–2011: член административного комитета Общества твердотельных схем IEEE.
  • 2008–2010: Общество полупроводниковых схем IEEE, заслуженный лектор.
  • 2009: Премия Джека Рэпера Международной конференции по твердотельным схемам за выдающуюся работу в области технологий. [ 11 ]
  • 2012: Пленарный докладчик на конференции IEEE по исследованию устройств.
  • 2013: приглашенный редактор журнала IEEE Journal of Selected Topics in Quantum Electronics ( JSTQE ).
  • 2014: главный редактор журнала IEEE Journal по исследовательским твердотельным вычислительным устройствам и схемам.

Избранные работы

[ редактировать ]
  • Янг, Айова; Грисон, Дж. К.; Вонг, К.Л. «Тактовый генератор ФАПЧ с диапазоном синхронизации от 5 до 110 МГц для микропроцессоров», Solid-State Circuits, IEEE Journal of, том 27, № 11, стр. 1599–1607, ноябрь 1992 г. [ 12 ]
  • Янг, Ян А., Монте Ф. Мар и Бхарат Бхушан. «КМОП 0,35 мкм, 3–880 МГц, умножитель тактовой частоты PLL N/2 и распределительная сеть с низким джиттером для микропроцессоров». Конференция по твердотельным схемам, 1997. Сборник технических статей. 43-я конференция ISSCC, 1997 г., IEEE International. ИИЭР, 1997. [ 13 ]
  • Янг, Айова; Ходжес, Д.А. «Аналоговые рекурсивные фильтры прямой формы с переключаемыми конденсаторами на МОП-матрицах», IEEE Journal of Solid-State Circuits , том 14, № 6, стр. 1020–1033, декабрь 1979 г. [ 14 ]
  • Молодой, Ян. История постоянно инновационных аналоговых интегральных схем. [ 15 ]
  • Янг, Ян А. и др. «Технология оптического ввода-вывода для вычислений терамасштаба». Твердотельные схемы, Журнал IEEE 45.1 (2010): 235–248. [ 16 ]
  • Мутали, HS; Томас, ТП; Янг, И.А. «Приемопередатчик SONET CMOS 10 Гбит/с», Solid-State Circuits, IEEE Journal of, том 39, № 7, стр. 1026–1033, июль 2004 г. [ 17 ]
  • Манипатруни, С.; Липсон, М.; Янг, И. «Аспекты масштабирования устройств для глобальных межсоединений нанофотонных КМОП», Журнал IEEE по избранным темам в квантовой электронике , том PP, № 99, стр. 1. [ 18 ]
  • Д.Е. Никонов, И.А. Янг, Обзор устройств Beyond-CMOS и единая методология их сравнительного анализа IEDM 2012 [ 19 ]
  • Авчи, УП; Риос, Р.; Кун, К.; Янг, И.А. «Сравнение характеристик, энергии переключения и изменений процессов для TFET и MOSFET в логике», VLSI Technology (VLSIT), Симпозиум 2011 г., том, №, стр. 124,125, 14–16 июня 2011 г. [ 20 ]
  • Манипатруни, С.; Никонов. DE; Янг, Ян. «Материальные цели для масштабирования многоспиновой логики», Phys. Прикладная ред. 5, 014002. [ 21 ]

Избранные патенты

[ редактировать ]
  • 5 412 349, тактовый генератор ФАПЧ, интегрированный с микропроцессором, 5 февраля 1995 г.
  • 5 446 867, Тактовая схема микропроцессора с ФАПЧ с выбираемой задержкой обратной связи, 29 августа 1995 г.
  • 5 280 605, Ограничитель тактовой частоты микропроцессора, 18 января 1994 г.
  • 6 081 141, Иерархические тактовые частотные области для полупроводникового устройства, 27 июня 2000 г.
  • 6512861, Способ упаковки и сборки оптической связи, 28 января 2003 г.
  • 6636976, Механизм управления di/dt для микропроцессора, 21 октября 2003 г.
  • 6 075 908 Паничча, Марио Дж., Валлури Р. М. Рао и Ян А. Янг. «Метод и устройство для оптической модуляции света через обратную сторону кристалла интегральной схемы». 13 июня 2000 г.
  • 7,049,704 Чакраворти, К.К., Свон, Дж., Барнетт, Б.К., Ахадиан, Дж.Ф., Томас, Т.П., и Янг, И. (2006). Патент США №.
  • 6,125,217 Паничча, М.Дж., Янг, И.А., Томас, Т.П., и Рао, В.Р. (2000)
  1. ^ «Веб-сайт лидеров Intel» . Newsroom.intel.com . Проверено 27 февраля 2013 г.
  2. ^ «Список рецензируемых статей» . Google Академик. 15 февраля 2005 г. Проверено 27 февраля 2013 г.
  3. ^ «Перечень патентов» . Проверено 27 февраля 2013 г.
  4. ^ Перейти обратно: а б Янг, И.А. МОП-аналоговые рекурсивные фильтры выборочных данных с переключаемыми конденсаторами (Диссертация). Калифорнийский университет, Беркли. п. 27. Бибкод : 1978PhDT........27Y .
  5. ^ Янг, Айова; Ходжес, Д.А. (декабрь 1979 г.). «МОП-аналоговые рекурсивные фильтры прямой формы с переключаемыми конденсаторами». Журнал IEEE твердотельных схем . 14 (6): 1020–1033. Бибкод : 1979IJSSC..14.1020Y . дои : 10.1109/JSSC.1979.1051311 . S2CID   39918017 .
  6. ^ Уэбб, К; Крик, Р; Холт, В; Кинг, Дж; Молодой, я (1986). «КМОП-память 65 нс, 1 МБ DRAM». 1986 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . стр. 262–263. дои : 10.1109/ISSCC.1986.1156984 . S2CID   60833533 .
  7. ^ «Первая высокоскоростная микросхема, сертифицированная военными, стр. 76» . Архивировано из оригинала 8 апреля 2013 года . Проверено 27 февраля 2013 г.
  8. ^ Перейти обратно: а б с д и «Новости общества IEEE». Журнал IEEE твердотельных схем . Том. 1, нет. 1 (Зимнее изд.). 2009. doi : 10.1109/MSSC.2008.930947 .
  9. ^ Перейти обратно: а б «Intel назначает новых сотрудников» . Встроенный . Проверено 27 февраля 2013 г.
  10. ^ «Товарищи: Д» . IEEE. Архивировано из оригинала 3 сентября 2012 года . Проверено 27 февраля 2013 г.
  11. ^ «О: Награды конференции 2009» . ISSCC. Архивировано из оригинала 11 декабря 2010 года . Проверено 27 февраля 2013 г.
  12. ^ Янг, Айова; Грисон, Дж. К.; Вонг, КЛ (1992). «Тактовый генератор ФАПЧ с диапазоном синхронизации от 5 до 110 МГц для микропроцессоров». Журнал IEEE твердотельных схем . 27 (11): 1599–1607. Бибкод : 1992IJSSC..27.1599Y . дои : 10.1109/4.165341 .
  13. ^ Янг, Айова; Мар, МФ; Бхушан, Б. (1997). «КМОП 0,35 мкм, 3–880 МГц, умножитель тактовой частоты PLL N/2 и распределительная сеть с низким джиттером для микропроцессоров». 1997 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . стр. 330–331. дои : 10.1109/ISSCC.1997.585406 . ISBN  978-0-7803-3721-3 . S2CID   41446239 .
  14. ^ Янг, Айова; Ходжес, Д.А. (27 сентября 2011 г.). «МОП-аналоговые рекурсивные фильтры прямой формы с переключаемыми конденсаторами». Журнал IEEE твердотельных схем . 14 (6): 1020–1033. дои : 10.1109/JSSC.1979.1051311 . S2CID   39918017 .
  15. ^ «История постоянно инновационных аналоговых интегральных схем» . Ieee.org . Проверено 27 февраля 2013 г. [ мертвая ссылка ]
  16. ^ Янг, Ян А.; Мохаммед, Эдрис; Ляо, Джейсон Т.С.; Керн, Александра М.; Палермо, Самуэль; Блок, Брюс А.; Решотко, Мириам Р.; Чанг, Питер Л.Д. (27 сентября 2011 г.). «Технология оптического ввода-вывода для вычислений терамасштаба». Журнал IEEE твердотельных схем . 45 : 235–248. дои : 10.1109/JSSC.2009.2034444 .
  17. ^ Мутали, HS; Томас, ТП; Янг, ИА (27 сентября 2011 г.). «Приемопередатчик SONET CMOS 10 ГБ / с». Журнал IEEE твердотельных схем . 39 (7): 1026–1033. CiteSeerX   10.1.1.136.2741 . дои : 10.1109/JSSC.2004.829935 . S2CID   13558998 .
  18. ^ Манипатруни, С.; Липсон, М.; Янг, ИА (27 сентября 2011 г.). «Соображения масштабирования устройств для глобальных межсоединений нанофотонных КМОП». Журнал IEEE по избранным темам квантовой электроники . 19 (2): 8200109. arXiv : 1207.6819 . дои : 10.1109/JSTQE.2013.2239262 . S2CID   6589733 .
  19. ^ Никонов; Янг (1 февраля 2013 г.). «Обзор устройств Beyond-CMOS и единая методология их сравнительного анализа». arXiv : 1302.0244 [ cond-mat.mes-hall ].
  20. ^ Сравнение производительности, энергии переключения и изменений процесса для TFET и MOSFET в логике (Отчет). 1996 Международный симпозиум IEEE по схемам и системам (ISCAS). Июнь 2011. стр. 124–125. дои : 10.1109/ISCAS.1996.598467 . S2CID   62083760 .
  21. ^ [" http://journals.aps.org/prapplied/abstract/10.1103/PhysRevApplied.5.014002 ]


Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 74989f3926ebe4bf357776f0c7071530__1722392820
URL1:https://arc.ask3.ru/arc/aa/74/30/74989f3926ebe4bf357776f0c7071530.html
Заголовок, (Title) документа по адресу, URL1:
Ian A. Young - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)