Последовательная логика
В теории автоматов последовательная логика - это тип логической схемы , вывод которой зависит от настоящего значения его входных сигналов и от последовательности прошлых входов, истории ввода. [ 1 ] [ 2 ] [ 3 ] [ 4 ] Это в отличие от комбинационной логики , вывод которой является функцией только нынешнего входа. То есть последовательная логика имеет состояние ( память ), а комбинационная логика - нет.
Последовательная логика используется для построения конечных штатных машин , базового строительного блока во всех цифровых схемах. Практически все схемы в практических цифровых устройствах представляют собой смесь комбинационной и последовательной логики.
Знакомый пример устройства с последовательной логикой - это телевизионный набор с кнопками «Channel Up» и «Channel Down». [ 1 ] Нажатие кнопки «UP» дает телевизору вход, который говорит ему, чтобы переключиться на следующий канал над тем, который он в настоящее время получает. Если телевизор находится на 5 -м канале, нажатие «вверх» переключает его на получение канала 6. Однако, если телевизор находится на канале 8, нажатие «вверх» переключает его на канал «9». Чтобы выбор канала работал правильно, телевидение должно знать, какой канал он в настоящее время получает, который определялся по прошлым выбору канала. [ 1 ] Телевидение хранит текущий канал как часть своего штата . Когда вход «канал» или «канал вниз» приведен, последовательная логика схемы выбора канала вычисляет новый канал с входного и текущего канала.
Цифровые последовательные логические цепи разделены на синхронные и асинхронные типы. В синхронных последовательных цепях состояние устройства меняется только в дискретное время в ответ на тактовой сигнал . В асинхронных цепях состояние устройства может измениться в любое время в ответ на изменение входов.
Синхронная последовательная логика
[ редактировать ]Почти вся последовательная логика сегодня - такта или синхронная логика. В синхронной схеме электронный генератор, называемый часами (или генератором тактовой ), генерирует последовательность повторяющихся импульсов, называемых тактовым сигналом , который распределяется по всем элементам памяти в цепи. Основным элементом памяти в синхронной логике является триггер . Выход каждого триггера меняется только при запуска часового импульса, поэтому изменения в логических сигналах по всей схеме все начинаются в одно и то же время, через регулярные промежутки времени, синхронизированные часами.
Вывод всех элементов хранения (шлепанцев) в схеме в любой момент времени, двоичные данные, которые они содержат, называются состоянием схемы . Состояние синхронной схемы изменяется только на часовых импульсах. В каждом цикле следующее состояние определяется текущим состоянием и значением входных сигналов, когда происходит тактовой импульс.
Основным преимуществом синхронной логики является его простота. Логические ворота, которые выполняют операции на данных, требуют конечного количества времени, чтобы реагировать на изменения в их входных данных. Это называется задержка распространения . Интервал между импульсами часов должен быть достаточно длинным, чтобы все логические ворота имели время, чтобы ответить на изменения и их выходы «оседают» к стабильным логическим значениям до того, как произойдет следующий тактовой импульс. Пока это условие выполняется (игнорируя некоторые другие детали), схема гарантированно будет стабильной и надежной. Это определяет максимальную рабочую скорость синхронной схемы.
Синхронная логика имеет два основных недостатка:
- Максимально возможная тактовая скорость определяется самым медленным логическим путем в схеме, иначе известной как критический путь. Каждый логический расчет, от самых простых до самых сложных, должен завершить за один такта. Таким образом, логические пути, которые быстро завершают свои расчеты, большую часть времени простали, ожидая следующего тактового импульса. Следовательно, синхронная логика может быть медленнее, чем асинхронная логика. Одним из способов ускорения синхронных цепей является разделение сложных операций на несколько простых операций, которые могут быть выполнены в последовательных тактовых циклах, методике, известной как трубопровод . Этот метод широко используется в дизайне микропроцессора и помогает улучшить производительность современных процессоров.
- Сигнал тактового сигнала должен быть распределен по каждому триггеру в цепи. Поскольку часы обычно являются высокочастотным сигналом, это распределение потребляет относительно большое количество мощности и рассеивает много тепла. Даже шлепанцы, которые ничего не делают, не используют небольшое количество энергии, тем самым генерируя тепло отходов в чипе. В устройствах с батарейным питанием требуется дополнительная сложность аппаратного и программного обеспечения для снижения тактовой скорости или временного отключения часов, в то время как устройство не используется активно, чтобы поддерживать использование срока службы батареи.
Асинхронная последовательная логика
[ редактировать ]Асинхронная ( бессмысленная или самостоятельная ) последовательная логика не синхронизируется по тактовому сигналу; Выходы схемы изменяются непосредственно в ответ на изменения входов. Преимущество асинхронной логики заключается в том, что она может быть быстрее, чем синхронная логика, потому что схема не должна ждать тактового сигнала для обработки входов. Скорость устройства потенциально ограничена только задержками распространения используемых логических ворот .
Тем не менее, асинхронную логику труднее спроектировать и подвергается проблемам, не встречающимся в синхронных дизайнах. Основная проблема заключается в том, что элементы цифровой памяти чувствительны к порядку, который прибывают их входные сигналы; Если два сигнала попадают в триггер или защелкнут почти в то же время, в какое утверждение заходит схема, может зависеть от того, какой сигнал попадает на ворота в первую очередь. Следовательно, схема может переходить в неправильное состояние, в зависимости от небольших различий в задержках распространения логических ворот. Это называется условием гонки . Эта проблема не такая серьезная в синхронных схемах, потому что выходы элементов памяти меняются только на каждом тактовом импульсе. Интервал между сигналами тактовых сигналов предназначен для того, чтобы быть достаточно длинным, чтобы позволить выходам элементов памяти «урегулировать», чтобы они не менялись, когда появятся следующие часы. Следовательно, единственные проблемы с временем связаны с «асинхронными входами»; Входы в схему от других систем, которые не синхронизируются с тактовым сигналом.
Асинхронные последовательные схемы обычно используются только в нескольких критических частях синхронных систем, где скорость находится на премии, например, части микропроцессоров и цифровые схемы обработки сигналов.
Дизайн асинхронной логики использует различные математические модели и методы из синхронной логики и является активной областью исследований.
Смотрите также
[ редактировать ]- Комбинационная логика
- Синхронная схема
- Асинхронная схема
- Логический дизайн
- Интегрированная схема для конкретной приложения
Ссылки
[ редактировать ]- ^ Подпрыгнуть до: а беременный в Вай, М. Майкл (2000). VLSI Design . CRC Press . п. 147. ISBN 0-84931876-9 .
- ^ Кавана, Джозеф (2006). Последовательная логика: анализ и синтез . CRC Press . п. IX. ISBN 0-84937564-9 .
- ^ Липианский, Эд (2012). Электрика, электроника и цифровое оборудование для ученых и инженеров . Уайли . п. 8.39. ISBN 978-1-11841454-5 .
- ^ Далли, Уильям Джеймс ; Хартинг, Р. Кертис (2012). Цифровой дизайн: системный подход . Издательство Кембриджского университета . п. 291. ISBN 978-0-52119950-6 .
Дальнейшее чтение
[ редактировать ]- Кац, Рэнди ; Борриелло, Гаэтано (2005). Современный логический дизайн (2 изд.). Престарский зал . ISBN 0-201-30857-6 .
- Кохави, Зви; Jha, Niraj K. (2009). Переключение и конечная теория автоматов (3 изд.). Издательство Кембриджского университета ISBN 978-0-521-85748-2 .
- Vasyukevich, Vadim O. (2009). «Асинхронные логические элементы. Venjunction and Sequidention» (PDF) . Архивировано (PDF) из оригинала 2011-07-22. (118 страниц)
- Vasyukevich, Vadim O. (2011). Написано в Риге, Латвия. Асинхронные операторы последовательной логики: венцъекция и секции - анализ и дизайн цифровых цепей . Заметки лекции в электротехнике (LNEE). Тол. 101 (1 изд.). Берлин / Гейдельберг, Германия: Springer-Verlag . doi : 10.1007/978-3-642-21611-4 . ISBN 978-3-642-21610-7 Полем ISSN 1876-1100 . LCCN 2011929655 . (xiii+1+123+7 страниц) (nb. Задняя обложка этой книги ошибочно указывает том 4, тогда как на самом деле это том 101.)