Закрытие времени

Тайминговое замыкание в проектировании СБИС и электронике — это процесс, с помощью которого создается логическое проектирование тактируемой синхронной схемы , состоящей из примитивных элементов, таких как комбинаторные логические элементы ( AND, OR, NOT, NAND, NORи т. д.) и последовательные логические элементы (триггеры, защелки, память) модифицируются в соответствии с требованиями синхронизации. В отличие от компьютерной программы, где нет явной задержки для выполнения вычислений, логические схемы имеют внутренние и четко определенные задержки для распространения входных данных на выходные.

Обзор

В простых случаях пользователь может вычислить задержку пути между элементами вручную. Если в конструкции более дюжины элементов, это непрактично. Например, временная задержка на пути от выхода D-триггера через комбинаторные логические элементы до следующего входа D-триггера должна удовлетворять (быть меньше) периоду времени между синхронизацией тактовых импульсов с двумя шлепки. Когда задержка в элементах превышает время тактового цикла, говорят, что элементы находятся на критическом пути . Схема не будет работать, когда задержка пути превышает задержку тактового цикла, поэтому модификация схемы для устранения сбоя синхронизации (и устранения критического пути) является важной частью задачи инженера-разработчика логики. Критический путь также определяет максимальную задержку во всех множественных путях между регистрами, и она не должна превышать время тактового цикла. После достижения замыкания по времени один из способов улучшить производительность схемы — вставить регистр между комбинационным путем критического пути. Это может улучшить производительность, но увеличивает общую задержку (максимальное количество регистров от входа до выхода) схемы.

Часто изменения логических схем обрабатываются пользовательскими инструментами EDA на основе директив временных ограничений, подготовленных разработчиком. Этот термин также используется для обозначения цели, которая достигается, когда такая конструкция достигла конца потока и ее временные требования удовлетворены.

Основными этапами потока проектирования, которые могут быть задействованы в этом процессе, являются логический синтез , размещение , синтез дерева часов и маршрутизация . Один опорный тактовый сигнал часто каскадно объединяется и синтезируется во множество различных выходных блоков тактовых импульсов, что приводит к образованию древовидной структуры.

При нынешних технологиях всем им необходимо учитывать синхронизацию, чтобы конструкция правильно отвечала требованиям синхронизации, но с технологиями микрометрового диапазона только инструменты логического синтеза EDA имели такую предпосылку.

Инструменты автоматизации проектирования

Тем не менее, даже если понимание тайминга было распространено на все эти этапы, начиная с хорошо известных принципов, используемых для логического синтеза, две фазы, логическая и физическая, процесса замыкания тайминга обычно обрабатываются разными группами разработчиков и разными инструментами EDA. Компилятор дизайна от Synopsys, компилятор Encounter RTL от Cadence Design Systems и BlastCreate от Magma Design Automation являются примерами инструментов логического синтеза. IC Compiler от Synopsys, SoC Encounter от Cadence Design Systems и Blast Fusion от Magma Design Automation являются примерами инструментов, способных размещать с учетом времени, синтезировать и маршрутизировать дерево часов и, следовательно, использовать для физического закрытия времени .

Когда пользователю требуется, чтобы схема удовлетворяла исключительно сложным временным ограничениям, может потребоваться использование машинного обучения. ^{[ 1 ]} программы, такие как InTime от Plunify, чтобы найти оптимальный набор параметров конфигурации инструментов синтеза FPGA, карты, размещения и маршрутизации, которые гарантируют, что схема закроет время.

Требование синхронизации должно быть преобразовано в статическое ограничение времени , чтобы инструмент EDA мог его обработать.

См. также

Примечания

Ссылки

Phy-TC.Com . Эта статья основана на документе «Время закрытия» , написанном Алессандро Убером.

^ Янхуа, Цюэ (2016). «Повышение сходимости сроков закрытия с использованием выбора функций в подходе, основанном на обучении» (PDF) . Архивировано из оригинала (PDF) 18 сентября 2017 г.

[1] Янхуа, Цюэ (2016). «Повышение сходимости сроков закрытия с использованием выбора функций в подходе, основанном на обучении» (PDF) . Архивировано из оригинала (PDF) 18 сентября 2017 г.

[ 1 ]