Дизайнерское закрытие

Закрытие проекта — это часть рабочего процесса автоматизации цифрового электронного проектирования, посредством которого проект интегральной схемы (т. е. СБИС ) модифицируется по сравнению с его первоначальным описанием для удовлетворения растущего списка ограничений и целей проектирования.

Каждый шаг в проектировании микросхемы (например, статический временной анализ , размещение , маршрутизация и т. д.) уже сложен и часто образует собственную область исследования. Однако в этой статье рассматривается общий процесс завершения проектирования, который переводит чип из исходного состояния в окончательную форму, в которой соблюдены все его проектные ограничения.

Введение [ править ]

Каждый чип начинается с чьей-то идеи о хорошей вещи: «Если мы сможем создать деталь, выполняющую функцию X, мы все будем богатыми!» Как только концепция сформулирована, кто-то из отдела маркетинга говорит: «Чтобы сделать этот чип прибыльным, он должен стоить C и работать на частоте F». Кто-то из производителей говорит: «Чтобы этот чип достиг поставленных целей, его выход должен составлять Y%». Кто-то из упаковки говорит: «Он должен умещаться в корпусе П и рассеивать не более Вт Вт». В конце концов, команда составляет обширный список всех ограничений и целей, которым они должны соответствовать, чтобы произвести продукт, который можно будет продать с прибылью. Затем руководство формирует группу разработчиков, состоящую из архитекторов микросхем, разработчиков логики, инженеров по функциональной проверке, физических проектировщиков и инженеров по синхронизации, и поручает им создать микросхему в соответствии со спецификациями.

Ограничения целей против

Различие между ограничениями и целями очевидно: ограничение — это цель проекта, которая должна быть достигнута, чтобы проект был успешным. ^[1] Например, может потребоваться, чтобы чип работал на определенной частоте, чтобы он мог взаимодействовать с другими компонентами системы. Напротив, цель — это проектная цель, в которой более(или меньше) лучше. Например, обычно целью является выход продукции, который максимизируется для снижения производственных затрат. Для целей завершения проекта различие между ограничениями и целями не важно; в этой статье эти слова используются взаимозаменяемо.

Эволюция процесса закрытия проекта [ править ]

Раньше разработка чипа была гораздо более простой задачей. На заре СБИС микросхема состояла из нескольких тысяч логических схем, которые выполняли простую функцию на частоте в несколько МГц. Замыкание конструкции было простым: если все необходимые цепи и провода «подойдут», микросхема будет выполнять нужную функцию.

Современная конструкция затвора стала на несколько порядков сложнее. Современные логические микросхемы могут иметь от десятков до сотен миллионов логических элементов, переключающихся со скоростью несколькоГГц. Это улучшение было обусловлено законом масштабирования технологий Мура и привело к появлению множества новых конструктивных соображений. В результате современный разработчик СБИС должен учитывать производительность микросхемы в соответствии со списком из десятков ограничений и целей проектирования, включая производительность, мощность, целостность сигнала , надежность и производительность. В ответ на этот растущий список ограничений поток завершения проектирования превратился из простого линейного списка задач в очень сложный, высокоитеративный поток, такой как следующий упрощенный поток проектирования ASIC:

Эталонный процесс проектирования ASIC [ править ]

Фаза концепции: разрабатываются функциональные задачи и архитектура чипа.
Логический дизайн: архитектура реализуется на языке уровня передачи регистров (RTL), а затем моделируется для проверки того, что она выполняет желаемые функции. Это включает в себя функциональную проверку .
Планирование этажа: RTL чипа назначается общим областям чипа, назначаются контакты ввода/вывода (I/O) и размещаются крупные объекты (массивы, ядра и т. д.).
Логический синтез : RTL отображается в список соединений уровня вентиля в целевой технологии чипа.
Дизайн для тестируемости : вставлены тестовые структуры, такие как цепочки сканирования.
Размещение : вентили в списке соединений назначаются непересекающимся местам на чипе.
Уточнение логики/размещения: итеративные логические преобразования и преобразования размещения для устранения ограничений производительности и мощности.
Вставка часов : в проект вводятся сбалансированные буферизованные деревья часов.
Маршрутизация : добавляются провода, соединяющие ворота в списке соединений.
Оптимизация после подключения: остаточная производительность, шум и нарушения выходного сигнала удаляются.
Проектирование с учетом технологичности : конструкция модифицируется, где это возможно, чтобы максимально упростить ее производство.
Проверки подписания : поскольку ошибки являются дорогостоящими, отнимают много времени и их трудно обнаружить, правилом является тщательная проверка ошибок, обеспечивающая правильность сопоставления с логикой и проверку добросовестного соблюдения производственных правил .
Лента и генерация маски: проектные данные превращаются в фотомаски при подготовке данных маски .

Эволюция ограничений дизайна

Целью потока является проведение проекта от этапа концепции до рабочего чипа. Сложность потока является прямым результатом добавления и развития списка ограничений проектирования. Чтобы понять эту эволюцию, важно понять жизненный цикл проектного ограничения. В целом, ограничения проектирования влияют на ход проектирования посредством следующей пятиэтапной эволюции:

Ранние предупреждения: до того, как начнутся проблемы с чипами, ученые и отраслевые провидцы делают мрачные прогнозы о будущих последствиях некоторых новых технологий.
Проблемы с оборудованием: из-за нового эффекта в полевых условиях начинают проявляться спорадические сбои оборудования. Для того чтобы чип заработал, необходимо послепроизводственное изменение конструкции и аппаратное обеспечение.
Метод проб и ошибок: ограничения на эффект формулируются и используются для проверки после проектирования. Нарушения ограничения фиксируются вручную.
Найти и исправить. Большое количество нарушений ограничений приводит к созданию автоматического постпроектного анализа и потоков исправления.
Прогнозируйте и предотвращайте: проверка ограничений выполняется на более ранних этапах потока с использованием прогнозных оценок эффекта. Эти оптимизации приводят к предотвращению нарушений ограничения.

Хороший пример такой эволюции можно найти в ограничении целостности сигнала . В середине 1990-х (180 нмузел), отраслевые провидцы описывали надвигающуюся опасность шума связи задолго до того, как чипы былинеудачно. К середине-концу 1990-х годов проблемы с шумом возникли в современных конструкциях микропроцессоров.К 2000 году стали доступны инструменты автоматического анализа шума, которые использовались для ручного ремонта. Всегоколичество проблем с шумом, выявленных инструментами анализа, выявленными по потоку, быстро стало слишком большимисправить вручную. В ответ компании САПР разработали методы предотвращения шума, которые в настоящее время используются.использование в промышленности.

В любой момент времени ограничения в процессе проектирования находятся на разных стадиях своего жизненного цикла. Нана момент написания этой статьи, например, оптимизация производительности является наиболее зрелой и уже находится на пятом месте.Этап с широким использованием потоков проектирования, управляемых временем. Оптимизация производительности с учетом мощности и дефектовнаходится на четвертой фазе; целостность электропитания (тип ограничения шума) находится на третьем этапе;оптимизация выхода с ограниченной цепью находится на втором этапе и т. д. Список предстоящих ограничений первого этапа.Кризисы всегда можно найти в технологических дорожных картах Международной технологической дорожной карты для полупроводников (ITRS) на 15 лет.

По мере развития ограничения в процессе проектирования оно имеет тенденцию проходить от конца потока к началу.По мере этого он также имеет тенденцию к увеличению сложности и степени борьбы с другими ограничениями.Ограничения имеют тенденцию перемещаться вверх по потоку из-за одного из основных парадоксов проектирования: точность против точности.влияние. В частности, чем раньше в ходе проектирования рассматривается ограничение, тем больше гибкости появляется для его решения.устранить ограничение. По иронии судьбы, чем раньше человек находится в процессе проектирования, тем труднее предсказать соответствие требованиям.Например, архитектурное решение по конвейеризации логической функции может оказать гораздо большее влияние наобщая производительность чипа, чем любое количество исправлений после маршрутизации. В то же время, точно прогнозируяВлияние такого изменения на производительность до того, как логика чипа будет синтезирована, не говоря уже о размещении или разводке, очень велико.трудный. Этот парадокс во многом повлиял на эволюцию процесса проектного закрытия. Во-первых, это требуетчто процесс проектирования больше не состоит из линейного набора дискретных шагов. На ранних стадиях создания СБИС это былодостаточно разбить проектирование на отдельные этапы, т. е. сначала выполнить логический синтез, затем разместить, а затем выполнитьмаршрутизация. Поскольку число и сложность ограничений проектирования возросли, линейный поток проектированиясломался. Раньше, если после маршрутизации оставалось слишком много нарушений временных ограничений, это былонеобходимо вернуться назад, немного изменить настройки инструмента и повторно выполнить предыдущие шаги размещения. Еслиограничения все еще не были соблюдены, необходимо было вернуться назад в поток и изменить логику чипа.и повторите шаги синтеза и размещения. Этот тип цикла требует много времени и не позволяетгарантировать сходимость, т. е. можно вернуться в поток, чтобы исправить одно нарушение ограничения только дляобнаружили, что исправление вызвало еще одно несвязанное нарушение.

См. также [ править ]

Ссылки [ править ]

^ Ральф П. и Ванд Ю. Предложение по формальному определению концепции дизайна. Лютинен К., Лукопулос П., Милопулос Дж. и Робинсон В. (ред.), Разработка требований к проектированию: десятилетняя перспектива: Springer-Verlag, 2009, стр. 103–136.

Справочник по автоматизации проектирования электронных систем для интегральных схем , автор: Лаваньо, Мартин и Шеффер, ISBN 0-8493-3096-3 Обзор области автоматизации электронного проектирования . В частности, эта статья взята (с разрешения) из введения к главе 10 тома II «Замыкание проекта» . Джона Кона

[1] Ральф П. и Ванд Ю. Предложение по формальному определению концепции дизайна. Лютинен К., Лукопулос П., Милопулос Дж. и Робинсон В. (ред.), Разработка требований к проектированию: десятилетняя перспектива: Springer-Verlag, 2009, стр. 103–136.

[1]