СПАРК HAL64
| Общая информация | |
|---|---|
| Запущен | 1995 год |
| Разработано | ХАЛ Компьютерные системы |
| Общий производитель | |
| Производительность | |
| Макс. процессора Тактовая частота | от 101 МГц до 118 МГц |
| Архитектура и классификация | |
| Набор инструкций | СПАРК V9 |
| Физические характеристики | |
| Ядра |
|
SPARC64 — микропроцессор , разработанный HAL Computer Systems и изготовленный Fujitsu . Он реализует SPARC V9 архитектуру набора команд (ISA) и является первым микропроцессором, поддерживающим эту технологию. SPARC64 был первым микропроцессором HAL и первым микропроцессором бренда SPARC64. Он работает на частотах 101 и 118 МГц. SPARC64 использовался исключительно Fujitsu в своих системах; первые системы, рабочие станции Fujitsu HALstation Model 330 и Model 350, были официально анонсированы в сентябре 1995 года и были представлены в октябре 1995 года, с опозданием на два года. [1] На смену ему пришел SPARC64 II (ранее известный как SPARC64+) в 1996 году.
Описание
[ редактировать ]SPARC64 — это суперскалярный микропроцессор, который выдает четыре инструкции за цикл и выполняет их вне очереди . Это многокристальная конструкция, состоящая из семи кристаллов: кристалла ЦП, кристалла MMU, четырех кристаллов КЭША и кристалла ЧАСОВ.
Процессорный кристалл
[ редактировать ]Кристалл ЦП содержит большую часть логики, все исполнительные блоки и кэш инструкций уровня 0 (L0). Исполнительные блоки состоят из двух целочисленных блоков, адресных блоков, блоков с плавающей запятой (FPU) и блоков памяти. Аппаратное обеспечение FPU состоит из блока объединенного умножения (FMA) и блока деления. Но инструкции FMA действительно объединены (то есть с одним округлением) только начиная с SPARC64 VI . [2] Модуль FMA является конвейерным, имеет задержку в четыре цикла и пропускную способность в один цикл. Блок разделения не является конвейерным и имеет значительно более длительные задержки. Кэш инструкций L0 имеет емкость 4 КБ, имеет прямое отображение и задержку в один цикл.
Кристалл ЦП соединен с кристаллами CACHE и MMU десятью 64-битными шинами. К каждому кристаллу кэша ведут четыре адресные шины, несущие виртуальные адреса. Две шины данных записывают данные из файла регистров в два кристалла CACHE, которые реализуют кэш данных. Четыре шины, по одной от каждого кристалла КЭША, доставляют данные или инструкции в ЦП.
Кристалл процессора содержал 2,7 миллиона транзисторов, имел размеры 17,53 на 16,92 мм и площадь 297 мм. 2 и имеет 817 скачков сигнала и 1695 скачков мощности.
ММУ умирает
[ редактировать ]Кристалл MMU содержит блок управления памятью , контроллер кэша и внешние интерфейсы. SPARC64 имеет отдельные интерфейсы для памяти и ввода/вывода (I/O). Шина, используемая для доступа к памяти, имеет ширину 128 бит. Системным интерфейсом является шина HAL I/O (HIO), 64-битная асинхронная шина. MMU имеет площадь матрицы 163 мм. 2 .
Кэш умирает
[ редактировать ]Четыре кристалла реализуют кэш инструкций и данных уровня 1 (L1), для каждого из которых требуется по два кристалла. Оба кэша имеют емкость 128 КБ. Задержка для обоих кэшей составляет три цикла, а кэши являются четырехсторонними ассоциативными. Кэш данных защищен кодом исправления ошибок (ECC) и четностью. Он использует размер строки 128 байт. Каждый кристалл CACHE реализует 64 КБ кэша и часть тегов кэша.
Кэш-матрица содержит 4,3 миллиона транзисторов, имеет размеры 14,0 мм на 10,11 мм при площади кристалла 142 мм. 2 . Он имеет 1854 выступа припоя, из которых 446 сигнальных и 1408 силовых.
Физический
[ редактировать ]SPARC64 состоял из 21,9 миллиона транзисторов. Он был изготовлен компанией Fujitsu по технологии CS-55, четырехслойному процессу комплементарного металла-оксида-полупроводника (КМОП) толщиной 0,40 мкм. Семь кристаллов упакованы в прямоугольный керамический многокристальный модуль (MCM), соединенный с нижней стороной MCM выступами для пайки. MCM имеет 565 контактов, из которых 286 являются сигнальными и 218 являются контактами питания, организованными в виде массива контактов (PGA). MCM имеет широкие шины, соединяющие семь матриц.
SPARC64 II
[ редактировать ]| Общая информация | |
|---|---|
| Запущен | 1996 |
| Снято с производства | 1998 |
| Разработано | ХАЛ Компьютерные системы |
| Общий производитель | |
| Производительность | |
| Макс. процессора Тактовая частота | 141–161 МГц |
| Архитектура и классификация | |
| Набор инструкций | СПАРК V9 |
SPARC64 II (SPARC64+) был дальнейшим развитием SPARC64. Это микропроцессор SPARC64 второго поколения. Он работал на частотах 141 и 161 МГц. Он использовался Fujitsu в рабочих станциях HALstation Model 375 (141 МГц) и Model 385 (161 МГц), которые были представлены в ноябре 1996 и декабре 1996 года соответственно. На смену SPARC64 II в 1998 году пришел SPARC64 III.
SPARC64 II имеет более высокую производительность благодаря более высоким тактовым частотам, обеспечиваемым новым технологическим процессом и настройками схемы; и большее количество инструкций за цикл (IPC) благодаря следующим улучшениям микроархитектуры:
- Емкость кэша инструкций уровня 0 (L0) была увеличена вдвое до 8 КБ.
- Количество физических регистров было увеличено до 128 со 116, а количество файлов регистров с четырех до пяти.
- Количество записей в таблице истории ветвей было увеличено вдвое до 2048.
Он был изготовлен компанией Fujitsu по технологии CS-60, пятислойной металлической КМОП-технологии толщиной 0,35 мкм. [3] Новый процесс уменьшил площадь кристаллов: размер кристалла ЦП составил 202 мм. 2 , матрица ММУ 103 мм 2 , а кристалл КЭША 84 мм 2 . [3]
SPARC64 ГП
[ редактировать ]| Общая информация | |
|---|---|
| Запущен | 1997 |
| Снято с производства | 2002 |
| Разработано | ХАЛ Компьютерные системы |
| Общий производитель | |
| Производительность | |
| Макс. процессора Тактовая частота | От 225–275 МГц до 600–810 МГц |
| Архитектура и классификация | |
| Набор инструкций | СПАРК V9 |
SPARC64 GP — это серия родственных микропроцессоров, разработанных HAL и Fujitsu и используемых в серверах Fujitsu GP7000F и PrimePower . Первый SPARC64 GP был дальнейшим развитием SPARC64 II. [4] Это был микропроцессор SPARC64 третьего поколения, который до своего появления был известен как SPARC64 III. SPARC64 GP работал на тактовых частотах 225, 250 и 275 МГц. Это был первый микропроцессор от HAL, поддерживавший многопроцессорность . [4] Основными конкурентами были HP PA-8500 , IBM POWER3 и Sun UltraSPARC II . SPARC64 GP был записан на пленку в июле 1997 года. [4] Об этом было объявлено 11 апреля 1998 года, версии на 225 и 250 МГц были представлены в декабре 1998 года. Версия на 275 МГц была представлена в марте 1999 года.
Это была однокристальная реализация SPARC64 II, в которую с модификациями были интегрированы кристалл ЦП и два из четырех кристаллов КЭША. В микроархитектуру были внесены многочисленные модификации и улучшения, такие как замена MMU и новый системный интерфейс с использованием архитектуры Ultra Port . [4]
Он имел улучшенное предсказание ветвей , дополнительный этап конвейера для улучшения тактовых частот и второй FPU, который мог выполнять инструкции сложения и вычитания. Вместо дубликата первого был добавлен менее функциональный FPU для экономии площади кристалла; второй FPU вдвое меньше первого. Он имеет задержку в три цикла для всех инструкций. Сложный блок управления памятью SPARC64 II (MMU) был заменен на более простой, совместимый с операционной системой Solaris . Ранее системы SPARC64 работали под управлением SPARC64/OS, производной Solaris, разработанной HAL и поддерживающей SPARC64.
Емкость кэшей L1 была уменьшена вдвое до 64 КБ со 128 КБ для уменьшения площади кристалла (причина, по которой только два из четырех кристаллов CACHE были интегрированы из SPARC64 II). Связанная с этим потеря производительности была смягчена за счет использования большого внешнего кэша L2 емкостью от 1 до 16 МБ. Доступ к кэшу L2 осуществляется через выделенную 128-битную шину данных, которая работает на той же или половинной тактовой частоте микропроцессора. Кэш L2 является инклюзивным, то есть представляет собой надмножество кэшей L1. Данные кэша L1 и L2 защищены с помощью ECC, а их теги — с помощью четности.
Собственный системный интерфейс SPARC64 II был заменен интерфейсом, совместимым с архитектурой Ultra Port . Это позволило SPARC64 III использовать чипсеты Sun Microelectronics. Системная шина работает на половине, трети, четверти или пятой частоты микропроцессора, максимум до 150 МГц. [4]
Он содержал 17,6 миллиона транзисторов, из которых 6 миллионов предназначены для логики и 11,6 миллиона содержатся в кэшах и TLB. Матрица имеет площадь 210 мм. 2 . Он был изготовлен компанией Fujitsu по технологии CS-70, пятислойной металлической КМОП-технологии толщиной 0,24 мкм. [4] Он упакован в корпус LGA с 957 контактными площадками и размерами 42,5 на 42,5 мм. Из 957 контактов 552 предназначены для сигналов, а 405 — для питания и земли.
Внутреннее напряжение — 2,5 В, напряжение ввода-вывода — 3,3 В. Пиковая потребляемая мощность — 60 Вт при частоте 275 МГц. Сигналы архитектуры ультрапорта (UPA) совместимы с уровнями низковольтной транзисторно-транзисторной логики (LVTTL) 3,3 В, за исключением дифференциальных тактовых сигналов, которые совместимы с уровнями псевдоэмиттерной логики (PECL) 3,3 В.
Более поздние версии
[ редактировать ]Второй и третий SPARC64 GP представляют собой микропроцессоры SPARC64 четвертого поколения. Второй SPARC64 GP был дальнейшим развитием первого и работал на частотах от 400 до 563 МГц. Первые версии, работающие на частотах 400 и 450 МГц, были представлены 1 августа 2000 года. Они имели больший кэш инструкций и данных L1, емкость которого увеличена вдвое до 128 КБ каждый; лучшее предсказание ветвей в результате большего BHT, состоящего из 16 384 записей; поддержка набора визуальных инструкций (VIS); и кэш L2, построенный на основе SRAM с двойной скоростью передачи данных (DDR). Он содержал 30 миллионов транзисторов и был изготовлен компанией Fujitsu по технологии CS80, КМОП-процессу 0,18 мкм с шестью уровнями медных межсоединений . Он использовал внутренний источник питания 1,8 В и источник питания 2,5 или 3,3 В для ввода-вывода. (BGA) с 1206 контактами Он был упакован в решетчатую решетку шариков размером 37,5 на 37,5 мм. из 1206 контактов 552 являются сигнальными и 405 — питанием или землей.
Третий SPARC64 GP по микроархитектуре был идентичен второму. Он работал на частоте от 600 до 810 МГц. Первые версии были представлены в 2001 году. Версии на 700, 788 и 810 МГц представлены 17 июля 2002 года. [5] Он был изготовлен компанией Fujitsu по технологии CS85 0,15 мкм с шестью уровнями медных межсоединений. Он использовал внутренний источник питания 1,5 В и источник питания 1,8 или 2,5 В для ввода-вывода.
См. также
[ редактировать ]- SPARC64 V (в этой статье также рассматриваются SPARC64 V+, VI, VII, VII+, VIIIfx, IXfx, X, X+ и XIfx)
Примечания
[ редактировать ]- ^ «HAL наконец-то выходит на рынок с 64-битной линейкой HALstation»
- ^ «Расширения SPARC64 VI», стр. 56, Fujitsu Limited, версия 1.3, 27 марта 2007 г.
- ^ Перейти обратно: а б Обзор продукта SPARC II
- ^ Перейти обратно: а б с д и ж Песня «HAL Packs SPARC64; на один чип» .
- ^ Серверы Fujitsu PRIMEPOWER получили еще один значительный прирост производительности
Ссылки
[ редактировать ]- Computergram International (11 марта 1994 г.). [ «HAL получает первый 64-битный процессор SPARC от Fujitsu»]. Обзор компьютерного бизнеса .
- Компьютерграмма (19 сентября 1995 г.). [ «HAL наконец-то выходит на рынок с 64-битной линейкой HALstation»]. Обзор компьютерного бизнеса .
- Fujitsu Limited (17 июля 2002 г.). Серверы Fujitsu PRIMEPOWER получили еще один значительный прирост производительности . ( Пресс-релиз ).
- Fujitsu Limited (17 июля 2002 г.). Техническое описание SPARC64 GP 400–810 МГц .
- Компьютерные системы HAL . СПАРК64 .
- HAL Computer Systems (14–15 августа 1995 г.). SPARC64+: 64-битный процессор SPARC второго поколения от HAL . Горячие чипсы VII.
- HAL Computer Systems (29 апреля 1999 г.). SPARC64 I Обзор продукта .
- HAL Computer Systems (29 апреля 1999 г.). Обзор продукта SPARC64 II .
- HAL Computer Systems (29 апреля 1999 г.). Обзор продукта SPARC64 III .
- Гвеннап, Линли (6 марта 1995 г.). «HAL представляет многочиповый процессор SPARC» . Отчет микропроцессора .
- Сонг, Питер (8 декабря 1997 г.). «HAL упаковывает SPARC64 на один чип». Отчет микропроцессора .
