✖


Jump to content

SPARC64 V

(Перенаправлено с SPARC64 X )

SPARC64 V
Общая информация
Запущен 2001
Разработано Фуджицу
Производительность
Макс. процессора Тактовая частота от 1,10 ГГц до 1,35 ГГц
Архитектура и классификация
Набор инструкций СПАРК V9
Физические характеристики
Ядра
  • 1

SPARC64 V ( Zeus ) — SPARC V9, микропроцессор разработанный Fujitsu . [1] SPARC64 V стал основой для серии последовательных процессоров, предназначенных для серверов, а затем и для суперкомпьютеров.

Серии серверов: SPARC64 V+, VI, VI+, VII, VII+, X, X+ и XII. SPARC64 VI и его преемники до VII+ использовались в серверах Fujitsu и Sun (позже Oracle ) SPARC Enterprise M-Series . Помимо серверов, версия SPARC64 VII также использовалась в серийно выпускаемом суперкомпьютере Fujitsu FX1. По состоянию на октябрь 2017 года SPARC64 XII является новейшим серверным процессором и используется в серверах Fujitsu и Oracle M12.

Серия суперкомпьютеров была основана на SPARC64 VII и представляет собой SPARC64 VIIfx, IXfx и XIfx. SPARC64 VIIIfx использовался в компьютере K , а SPARC64 IXfx — в коммерчески доступном PRIMEHPC FX10 . По состоянию на июль 2016 года SPARC64 XIfx является новейшим суперкомпьютерным процессором и используется в суперкомпьютере Fujitsu PRIMEHPC FX100.

История

[ редактировать ]

В конце 1990-х годов HAL Computer Systems , дочерняя компания Fujitsu, разрабатывала преемника SPARC64 GP под названием SPARC64 V. Впервые анонсированный на Microprocessor Forum 1999, HAL SPARC64 V должен был работать на частоте 1 ГГц и иметь широкую суперскалярную структуру с superspeculation инструкций L1 , кэш трассировки , небольшой, но очень быстрый кэш данных L1 объемом 8 КБ и отдельные кэши L2 для инструкций и данных. Он был разработан по технологии Fujitsu CS85, КМОП-процессу 0,17 мкм с шестью уровнями медных межсоединений; и состоял бы из 65 миллионов транзисторов на 380-мм 2 умереть. Первоначально запланированный к выпуску на серверах Fujitsu GranPower в конце 2001 года, он был отменен в середине 2001 года, когда компания Fujitsu закрыла HAL и заменила его разработкой Fujitsu. [2]

Первые Fujitsu SPARC64 V были изготовлены в декабре 2001 года. [3] Они работали на частотах от 1,1 до 1,35 ГГц. Дорожная карта Fujitsu SPARC64 на 2003 год показала, что компания планировала выпустить версию с частотой 1,62 ГГц в конце 2003 или начале 2004 года, но от нее отказались в пользу SPARC64 V+. [4] SPARC64 V использовался компанией Fujitsu в своих серверах PRIMEPOWER.

SPARC64 V был впервые представлен на Microprocessor Forum 2002. [5] На момент появления он имел самую высокую тактовую частоту среди производимых как SPARC, так и 64-битных серверных процессоров; и самый высокий рейтинг SPEC среди всех процессоров SPARC. [5]

Описание

[ редактировать ]

SPARC64 V — это четырехпроцессорный суперскалярный микропроцессор с внеочередным исполнением . Он был основан на микропроцессоре мейнфрейма Fujitsu GS8900 . [6]

Трубопровод

[ редактировать ]

SPARC64 V извлекает до восьми инструкций из кэша инструкций на первом этапе и помещает их в буфер инструкций на 48 записей. На следующем этапе из этого буфера извлекаются четыре инструкции, декодируются и выдаются на соответствующие резервные станции. SPARC64 V имеет шесть резервных станций: две для обслуживания целочисленных блоков, одна для генераторов адресов, две для блоков с плавающей запятой и одна для инструкций перехода. Каждый блок целых чисел, генератор адресов и блок с плавающей запятой имеют резервную станцию ​​с восемью входами. Каждая резервная станция может отправить команду своему исполнительному устройству. Какая инструкция будет отправлена ​​в первую очередь, зависит от доступности операнда, а затем от его возраста. Старые инструкции имеют более высокий приоритет, чем новые. Резервные станции могут отправлять инструкции спекулятивно (спекулятивная отправка). То есть инструкции могут быть отправлены исполнительным модулям, даже если их операнды еще не доступны, но будут доступны, когда начнется выполнение. На шестом этапе отправляется до шести инструкций.

Зарегистрироваться читать

[ редактировать ]

Файлы регистров считываются на седьмом этапе. Архитектура SPARC имеет отдельные файлы регистров для инструкций с целыми числами и с плавающей запятой. Целочисленный файл регистров имеет восемь окон регистров. JWR (совместный рабочий регистр) содержит 64 записи и имеет восемь портов чтения и два порта записи. JWR содержит подмножество восьми окон регистров: предыдущего, текущего и следующего окон регистров. Его цель — уменьшить размер файла регистров, чтобы микропроцессор мог работать на более высоких тактовых частотах. Регистровый файл с плавающей запятой содержит 64 записи и имеет шесть портов чтения и два порта записи.

Исполнение

[ редактировать ]

Исполнение начинается на девятом этапе. Имеется шесть исполнительных блоков: два для целочисленных операций, два для загрузки и сохранения и два для операций с плавающей запятой. [7] Два целочисленных исполнительных блока обозначаются EXA и EXB. Оба имеют арифметико-логический блок (АЛУ) и блок сдвига, но только EXA имеет блоки умножения и деления. Загрузка и сохранение выполняются двумя генераторами адресов (AG), обозначенными AGA и AGB. Это простые ALU, используемые для вычисления виртуальных адресов.

Два блока с плавающей запятой (FPU) обозначаются FLA и FLB. Каждый FPU содержит сумматор и умножитель, но только FLA имеет подключенный графический блок. Они выполняют инструкции сложения, вычитания, умножения, деления, извлечения квадратного корня и умножения-сложения . В отличие от своего преемника SPARC64 VI , SPARC64 V выполняет умножение-сложение с отдельными операциями умножения и сложения, таким образом, допуская до двух ошибок округления. [8] Графический блок выполняет инструкции набора визуальных инструкций (VIS), набор инструкций из одной инструкции и нескольких данных (SIMD). Все инструкции являются конвейерными, за исключением операций деления и квадратного корня, которые выполняются с использованием итеративных алгоритмов. Команда FMA реализуется путем чтения трех операндов из регистра операндов, умножения двух операндов, передачи результата и третьего операнда в сумматор и их сложения для получения окончательного результата.

Результаты исполнительных блоков и нагрузок не записываются в файл регистра. Для поддержания порядка программы они записываются в буферы обновления, где и находятся до тех пор, пока не будут зафиксированы. SPARC64 V имеет отдельные буферы обновления для целых чисел и единиц с плавающей запятой. Оба имеют по 32 записи. Целочисленный регистр имеет восемь портов чтения и четыре порта записи. Половина портов записи используется для результатов целочисленных исполнительных блоков, а другая половина — для данных, возвращаемых загрузками. Буфер обновления с плавающей запятой имеет шесть портов чтения и четыре порта записи.

Фиксация происходит самое раннее на десятом этапе. SPARC64 V может выполнять до четырех инструкций за такт. На одиннадцатом этапе результаты записываются в файл регистров, где они становятся видимыми для программного обеспечения. [9]

Кэш

[ редактировать ]

SPARC64 V имеет двухуровневую иерархию кэша. Первый уровень состоит из двух кэшей: кэша инструкций и кэша данных. Второй уровень состоит из встроенного унифицированного кэша.

Каждый из кэшей уровня 1 (L1) имеет емкость 128 КБ. Они оба являются двусторонними ассоциативными наборами и имеют размер строки 64 байта. Они виртуально индексируются и физически помечаются тегами. Доступ к кэшу инструкций осуществляется через 256-битную шину. Доступ к кэшу данных осуществляется по двум 128-битным шинам. Кэш данных состоит из восьми банков, разделенных 32-битными границами. Он использует политику обратной записи. Кэш данных записывает данные в кэш L2 по собственной 128-битной однонаправленной шине.

Кэш второго уровня имеет емкость 1 или 2 МБ и установленная ассоциативность зависит от емкости.

Системная шина

[ редактировать ]

Микропроцессор имеет 128-битную системную шину, работающую на частоте 260 МГц. Шина может работать в двух режимах: с одинарной скоростью передачи данных (SDR) или с двойной скоростью передачи данных (DDR), обеспечивая пиковую пропускную способность 4,16 или 8,32 ГБ/с соответственно.

Физический

[ редактировать ]

SPARC64 V состоял из 191 миллиона транзисторов, из которых 19 миллионов содержатся в логических схемах. [10] Он был изготовлен из стали толщиной 0,13 мкм . [11] восьмислойная медная металлизация, комплементарный процесс металл-оксид-полупроводник (КМОП) кремний на изоляторе (КНИ). Размеры матрицы составляли 18,14 мм на 15,99 мм при площади матрицы 290 мм. 2 . [10]

Электрический

[ редактировать ]

SPARC64 V на частоте 1,3 ГГц имеет рассеиваемую мощность 34,7 Вт. [10] Серверы Fujitsu PrimePower, использующие SPARC64 V, подают на микропроцессор немного более высокое напряжение, чтобы он мог работать на частоте 1,35 ГГц. Увеличение напряжения питания и рабочей частоты увеличило рассеиваемую мощность до ~45 Вт. [12]

SPARC64 V+

[ редактировать ]
SPARC64 V+
Общая информация
Запущен 2004
Разработано Фуджицу
Производительность
Макс. процессора Тактовая частота От 1,65 ГГц до 2,16 ГГц
Архитектура и классификация
Набор инструкций СПАРК V9
Физические характеристики
Ядра
  • 1

SPARC64 V+ под кодовым названием «Olympus-B» является дальнейшим развитием SPARC64 V. Улучшения по сравнению с SPARC64 V включали более высокие тактовые частоты 1,82–2,16 ГГц и больший кэш L2 объемом 3 или 4 МБ. [1]

Первый SPARC64 V+, версия с частотой 1,89 ГГц, был поставлен в сентябре 2004 года в моделях Fujitsu PrimePower 650 и 850. В декабре 2004 года версия с частотой 1,82 ГГц была поставлена ​​в PrimePower 2500. Эти версии имеют кэш-память второго уровня объемом 3 МБ. [13] В феврале 2006 года были представлены четыре версии: версии 1,65 и 1,98 ГГц с 3 МБ кэш-памяти L2, поставляемые в PrimePower 250 и 450; а версии 2,08 и 2,16 ГГц с 4 МБ кэш-памяти L2 поставляются в моделях среднего и высокого класса. [14]

Он содержал около 400 миллионов транзисторов на кристалле размером 18,46 на 15,94 мм на площади 294,25 мм. 2 . Он был изготовлен по 90-нм техпроцессу КМОП с десятью уровнями медных межсоединений . [6]

SPARC64 VI

[ редактировать ]
SPARC64 VI
Общая информация
Запущен 2007
Производительность
Макс. процессора Тактовая частота 2150 - 2400
Кэш
L1 Кэш 128 КБ на ядро
Кэш L2 4–6 МБ на ядро
Архитектура и классификация
Набор инструкций СПАРК V9
Физические характеристики
Транзисторы
Ядра
  • 2
История
Предшественник SPARC64 V+
Преемник SPARC64 VII

SPARC64 VI под кодовым названием Olympus-C — это двухъядерный процессор (первый многоядерный процессор SPARC64), пришедший на смену SPARC64 V+ . Он изготовлен компанией Fujitsu по 90-нм 10-слойной медной технологии КМОП- кремний на изоляторе (SOI), которая позволила интегрировать на кристалле два ядра и кэш-память L2. Каждое ядро ​​представляет собой модифицированный процессор SPARC64 V+ . Одним из основных улучшений является добавление двусторонней грубой многопоточности (CMT), которую Fujitsu назвала вертикальной многопоточностью (VMT). В CMT то, какой поток выполняется, определяется разделением времени, или, если поток выполняет операцию с большой задержкой, тогда выполнение переключается на другой поток. [15] Добавление CMT потребовало дублирования счетчика программ, а также управляющих, целочисленных регистров и регистров с плавающей запятой, поэтому для каждого потока имеется по одному набору каждого из них. плавающей запятой Также была добавлена ​​инструкция умножения-сложения с (FMA) - первый процессор SPARC, который сделал это. [8]

Ядра имеют общий встроенный кэш L2 объемом 6 МБ. Кэш L2 является 12-канальным ассоциативным и имеет строки длиной 256 байт. Доступ к кэшу осуществляется через две однонаправленные шины: 256-битную шину чтения и 128-битную шину записи. SPARC64 VI оснащен новой системной шиной Jupiter Bus. SPARC64 VI состоял из 540 миллионов транзисторов. Размер матрицы составляет 20,38 мм на 20,67 мм (421,25 мм). 2 ).

SPARC64 VI первоначально должен был быть представлен в середине 2004 года в серверах Fujitsu PrimePower. Разработка PrimerPowers была отменена после того, как Fujitsu и Sun Microsystems объявили в июне 2004 года, что они будут сотрудничать над новыми серверами, получившими название Advanced Product Line (APL). Эти серверы планировалось представить в середине 2006 года, но было отложено до апреля 2007 года, когда они были представлены как SPARC Enterprise . Процессоры SPARC64 VI, представленные в SPARC Enterprise на момент его анонса, представляли собой версию с тактовой частотой 2,15 ГГц и кэшем L2 объемом 5 МБ, а также версии 2,28 и 2,4 ГГц с кэшем L2 объемом 6 МБ. [16]

SPARC64 VII

[ редактировать ]

SPARC64 VII (ранее называвшийся SPARC64 VI+), [17] под кодовым названием Юпитер , [18] представляет собой дальнейшее развитие SPARC64 VI, анонсированного в июле 2008 года. [18] Это четырехъядерный микропроцессор. Каждое ядро ​​поддерживает двустороннюю одновременную многопоточность (SMT), которая заменяет двустороннюю крупнозернистую многопоточность , называемую вертикальной многопоточностью Fujitsu (VMT). Таким образом, он может выполнять восемь потоков одновременно. [19] Другие изменения включают дополнительные RAS функции ; файл целочисленных регистров теперь защищен ECC, а количество средств проверки ошибок увеличено примерно до 3400. Он состоит из 600 миллионов транзисторов, имеет размеры 21,31×20,86 мм (444,63 мм). 2 ) большого размера и производится компанией Fujitsu по технологии КМОП 65 нм с использованием медных межсоединений.

SPARC64 VII был представлен на выставке SPARC Enterprise . Он совместим по разъемам со своим предшественником SPARC64 VI и допускает обновление на месте. SPARC64 VII могут сосуществовать, работая на своей собственной тактовой частоте, вместе с SPARC64 VI. [20] Первыми версиями SPARC64 VII были версия с частотой 2,4 ГГц и кешем L2 объемом 5 МБ, используемая в SPARC Enterprise M4000 и M5000, а также версия 2,52 ГГц с кэшем L2 объемом 6 МБ. [18] 28 октября 2008 года в SPARC Enterprise M3000 была представлена ​​версия 2,52 ГГц с кэшем L2 объемом 5 МБ. [21] 13 октября 2009 года Fujitsu и Sun представили новые версии SPARC64 VII (под кодовым названием Jupiter+ ), [22] версия 2,53 ГГц с кэшем L2 объемом 5,5 МБ для M4000 и M5000 и версия 2,88 ГГц с кэшем L2 объемом 6 МБ для M8000 и M9000. [23] 12 января 2010 года в M3000 была представлена ​​версия с частотой 2,75 ГГц и кэшем L2 объемом 5 МБ. [24]

SPARC64 VII+

[ редактировать ]

SPARC64 VII+ ( Юпитер-Е ), [25] называемый M3 , Oracle [25] является дальнейшим развитием SPARC64 VII. Тактовая частота была увеличена до 3 ГГц, а размер кэша L2 увеличен вдвое до 12 МБ. Эта версия была анонсирована 2 декабря 2010 года для высокопроизводительных серверов SPARC Enterprise M8000 и M9000. [26] Эти улучшения привели к увеличению общей производительности примерно на 20%. Версия с частотой 2,66 ГГц предназначалась для моделей M4000 и M5000 среднего класса. [25] 12 апреля 2011 года для младшего M3000 была анонсирована версия с частотой 2,86 ГГц, двумя или четырьмя ядрами и кэшем L2 объемом 5,5 МБ. [27] [25] VII+ совместим по разъемам со своим предшественником VII. Существующие высокопроизводительные серверы SPARC Enterprise M-Series можно модернизировать до процессоров VII+ на местах. [28]

SPARC64 VIIIfx

[ редактировать ]
с -компьютер AK K Блейд четырьмя процессорами SPARC64 VIIIfx (под теплообменниками большего размера )

SPARC64 VIIIfx ( Venus ) — восьмиядерный процессор на базе SPARC64 VII, предназначенный для высокопроизводительных вычислений (HPC). [29] В результате VIIIfx не стал преемником VII, а существовал одновременно с ним. Он состоит из 760 миллионов транзисторов, имеет размеры 22,7х22,6 (513,02 мм). 2 ;), изготовлен по КМОП-технологии Fujitu 45 нм с медными межсоединениями и имеет 1271 контакт ввода-вывода. VIIIfx имеет пиковую производительность на частоте 2 ГГц 128 гигафлопс и типичное энергопотребление 58 Вт при 30 °C при эффективности 2,2 гигафлопс/Вт. VIIIfx имеет четыре встроенных контроллера памяти , всего восемь каналов памяти . Он подключается к 64 ГБ памяти DDR3 SDRAM и имеет пиковую пропускную способность памяти 64 ГБ/с. [30]

История

[ редактировать ]

VIIIfx был разработан для проекта суперкомпьютера следующего поколения (также называемого Kei Soku Keisenki и Project Keisoku), инициированного Министерством образования, культуры, спорта, науки и технологий Японии в январе 2006 года. Целью проекта было создание самого быстрого в мире суперкомпьютера с высокой производительностью. к марту 2011 года более 10 Пфлопс. Контракт на разработку суперкомпьютера заключили компании Fujitsu, Hitachi и NEC . Первоначально предполагалось, что суперкомпьютер будет иметь гибридную архитектуру, содержащую скалярные и векторные процессоры . Разработанный Fujitsu VIIIfx должен был стать скалярным процессором, а векторный процессор должен был быть разработан совместно Hitachi и NEC. Однако из-за финансового кризиса 2007–2008 годов Hitachi и NEC объявили в мае 2009 года, что выходят из проекта, поскольку производство оборудования, за которое они отвечали, приведет к финансовым потерям для них. Впоследствии Fujitsu модернизировала суперкомпьютер, используя VIIIfx в качестве единственного типа процессора.

К 2010 году суперкомпьютер, который будет построен в рамках проекта, получил название «К-компьютер» . Расположен в RIKEN Передовом институте вычислительных наук (AICS) в Кобе , Япония; [31] [32] [33] его производительность обеспечивается 88 128 процессорами VIIIfx. В июне 2011 года комитет проекта TOP500 объявил, что компьютер K (все еще неполный, насчитывающий всего 68 544 процессора) превысил тест LINPACK с производительностью 8,162 ПФЛОПС , реализовав 93% своей пиковой производительности, что сделало его самым быстрым суперкомпьютером в мире на тот момент. [32] [34] [35] [36]

Описание

[ редактировать ]

Ядро VIIIfx основано на ядре SPARC64 VII с многочисленными модификациями для HPC, а именно с расширениями высокопроизводительных арифметических вычислений (HPC-ACE), разработанными Fujitsu расширением архитектуры SPARC V9. Во внешнем интерфейсе удалена грубая многопоточность, размер кэша инструкций L1 уменьшен вдвое до 32 КБ; а количество записей кэша целевых адресов ветвей (BTAC) уменьшено до 1024 с 8192, а его ассоциативность уменьшена до двух с восьми; и перед декодером инструкций был вставлен дополнительный этап конвейера. На этом этапе было реализовано большее количество регистров целых чисел и чисел с плавающей запятой, определенных HPC-ACE. Архитектура SPARC V9 была разработана так, чтобы иметь только 32 целочисленных регистра и 32 регистра чисел с плавающей запятой. Кодировка инструкций SPARC V9 ограничивала количество указываемых регистров до 32. Для указания дополнительных регистров в HPC-ACE есть «префиксная» инструкция, которая должна следовать сразу за одной или двумя инструкциями SPARC V9. Инструкция префикса содержала (в основном) части номеров регистров, которые не могли поместиться в инструкцию SPARC V9. На этом дополнительном этапе конвейера до четырех инструкций SPARC V9 объединялись с двумя префиксными инструкциями на предыдущем этапе. Объединенные инструкции затем декодировались на следующем этапе конвейера.

Серверная часть также была сильно изменена. Количество записей станции резервирования для инструкций ветвления и целых чисел было уменьшено до шести и десяти соответственно. И к целочисленным файлам регистров, и к файлам с плавающей запятой были добавлены регистры: файл целочисленных регистров получил 32, а всего было 256 регистров с плавающей запятой. Дополнительные целочисленные регистры не являются частью окон регистров, определенных SPARC V9, но всегда доступны через префиксную инструкцию; а 256 регистров с плавающей запятой могли использоваться как скалярными инструкциями с плавающей запятой, так и SIMD-инструкциями как с целыми числами, так и с плавающей запятой. В начало конвейера выполнения операций с плавающей запятой был добавлен дополнительный этап конвейера для доступа к более крупному файлу регистров с плавающей запятой. 128-битные инструкции SIMD от HPC-ACE были реализованы путем добавления двух дополнительных блоков с плавающей запятой, всего их четыре. Выполнение SIMD может выполнять до четырех операций слияния-умножения-сложения одинарной или двойной точности (восемь FLOP) за цикл. Количество записей очереди загрузки было увеличено с 16 до 20, а размер кэша данных L1 был уменьшен вдвое до 32 КБ. Количество записей стека фиксации, которые определяли количество инструкций, которые могли выполняться во внутренней части, было уменьшено с 64 до 48.

Разные характеристики

[ редактировать ]
  • Диапазон физических адресов: 41 бит.
  • Кэш:
  • L1: 32 КБ двусторонних ассоциативных данных, 32 КБ двунаправленных ассоциативных инструкций (128-байтовая строка кэша), секторированная
  • L2: 6 МБ, 12-канальный набор-ассоциативный (строка 128 байт), хэш-индекс, секторный
  • Микро-TLB на 16 записей; и четырехканальный наборно-ассоциативный TLB на 256 записей для инструкций.
  • Четырехканальный наборно-ассоциативный TLB на 512 записей для данных, без кэша жертвы.
  • Размеры страниц: 8 КБ, 64 КБ, 512 КБ, 4 МБ, 32 МБ, 256 МБ, 2 ГБ

SPARC64 IXfx

[ редактировать ]

SPARC64 IXfx — это улучшенная версия SPARC64 VIIIfx, разработанная Fujitsu и LSI. [37] впервые было раскрыто в анонсе суперкомпьютера PRIMEHPC FX10 7 ноября 2011 года. [38] Он, наряду с PRIMEHPC FX10, представляет собой коммерциализацию технологий, впервые появившихся в компьютере VIIIfx и K. По сравнению с VIIIfx организационные улучшения включали удвоение количества ядер до 16, удвоение объема общей кэш-памяти L2 до 12 МБ и увеличение пиковой пропускной способности памяти DDR3 SDRAM до 85 ГБ/с. IXfx работает на частоте 1,848 ГГц, имеет пиковую производительность 236,5 гигафлопс и потребляет 110 Вт при энергоэффективности более 2 гигафлопс на ватт. [39] [37] Он состоял из 1 миллиарда транзисторов и был реализован по КМОП-технологии 40 нм с медными межсоединениями. [40]

СПАРК64 Х

[ редактировать ]

SPARC64 X — это 16-ядерный серверный микропроцессор, анонсированный в 2012 году и используемый в серверах Fujitsu M10 (которые также продаются Oracle). SPARC64 X основан на SPARC64 VII+ со значительными улучшениями в ядре и организации микросхем. Ядра были улучшены за счет включения таблицы истории шаблонов для предсказания ветвей , спекулятивного выполнения нагрузок , большего количества исполнительных блоков, поддержки расширения HPC-ACE (первоначально из SPARC64 VIIIfx), более глубокого конвейера для тактовой частоты 3,0 ГГц и ускорители для криптографии , баз данных , арифметики десятичных чисел с плавающей запятой и функций преобразования. 16 ядер используют единую 24-канальную ассоциативную кэш-память второго уровня емкостью 24 МБ. Улучшения в организации микросхем включают четыре встроенных контроллера памяти DDR3 SDRAM , бесклеевую четырехстороннюю симметричную многопроцессорную обработку, десять каналов SERDES для масштабируемости симметричной многопроцессорной обработки до 64 разъемов и два встроенных контроллера PCI Express 3.0 . SPARC64 X содержит 2,95 миллиарда транзисторов и имеет размеры 23,5х25 мм (587,5 мм). 2 ) и изготовлен по КМОП-технологии 28 нм с медными межсоединениями. [41] [40]

SPARC64 Х+

[ редактировать ]

SPARC64 X+ — это усовершенствованный процессор SPARC64 X, анонсированный в 2013 году. Он отличается незначительными улучшениями в структуре ядра и более высокой тактовой частотой 3,5 ГГц, полученной за счет улучшенной схемы и компоновки. Он содержал 2,99 миллиарда транзисторов размером 24х25 мм (600 мм). 2 ), и изготавливается по тому же процессу, что и SPARC64 X. [42] [43] 8 апреля 2014 года стали доступны детали с частотой в ответ на представление новых моделей Xeon E5 и E7 Intel 3,7 ГГц ; предстоящее представление POWER8 IBM и . [44]

SPARC64 XIFX

[ редактировать ]

Fujitsu представила SPARC64 XIfx в августе 2014 года на симпозиуме Hot Chips . [45] Он используется в суперкомпьютере Fujitsu PRIMEHPC FX100, пришедшем на смену PRIMEHPC FX10 . [46] [47] XIFX работает на частоте 2,2 ГГц и имеет пиковую производительность 1,1 терафлопс. [48] Он состоит из 3,75 миллиардов транзисторов и производится Тайваньской компанией по производству полупроводников по 20-нм техпроцессу с металлическими затворами с высоким κ (HKMG). Согласно отчету о микропроцессоре, площадь матрицы составляла 500 мм. 2 ; и типичное энергопотребление 200 Вт. [45]

XIfx имеет 34 ядра, 32 из которых являются вычислительными ядрами, используемыми для запуска пользовательских приложений, и 2 ядра-помощника, используемых для запуска операционной системы и других системных служб. Делегирование пользовательских приложений и операционной системы выделенным ядрам повышает производительность, гарантируя, что частные кэши вычислительных ядер не используются совместно и не нарушаются инструкциями и данными, не относящимися к приложениям. 34 ядра дополнительно организованы в две группы основной памяти ( CMG ), каждая из которых состоит из 16 вычислительных ядер и 1 вспомогательного ядра, совместно использующих унифицированный кэш второго уровня объемом 12 МБ. Разделение ядер на CMG позволило объединить 34 ядра на одном кристалле, упростив реализацию согласованности кэша и избежав необходимости совместного использования кэша L2 между 34 ядрами. Два CMG совместно используют память через организацию ccNUMA .

Ядро XIFX было основано на SPARC64 X+ с организационными улучшениями. XIfx реализует улучшенную версию расширений HPC-ACE (HPC-ACE2), которая удвоила ширину блоков SIMD до 256 бит и добавила новые инструкции SIMD. По сравнению с SPARC64 IXfx, XIfx имеет улучшение в 3,2 раза для двойной точности и в 6,1 для одинарной точности. В дополнение к увеличенной ширине модулей SIMD пропускная способность кэша L1 была увеличена до 4,4 ТБ/с.

Улучшения в организации SoC коснулись памяти и интерфейсов межсоединений. Интегрированные контроллеры памяти были заменены четырьмя интерфейсами Hybrid Memory Cube (HMC) для уменьшения задержки памяти и улучшения пропускной способности памяти. Согласно отчету Microprocessor Report , IXfx был первым процессором, использующим HMC. [45] XIFX подключен к 32 ГБ памяти, предоставляемой восемью HMC по 4 ГБ. HMC имеют 16-канальную версию, каждая из которых работает со скоростью 15 Гбит/с. Каждый CMG имеет два интерфейса HMC, и каждый интерфейс HMC подключен к двум HMC через свои собственные порты. Каждый CMG имеет пропускную способность памяти 240 ГБ/с (120 ГБ/с на входе и 120 ГБ/с на выходе).

XIfx заменил десять каналов SERDES на внешний контроллер межсоединений Tofu на встроенный контроллер с десятью портами для межсоединения Tofu2 второго поколения. Tofu2 — это 6D-сетка/тор с пропускной способностью в полнодуплексном режиме 25 ГБ/с (12,5 ГБ/с в каждом направлении, 125 ГБ/с для десяти портов) и улучшенной архитектурой маршрутизации.

Будущее

[ редактировать ]

Fujitsu объявила на Международной конференции по суперкомпьютерам в июне 2016 года, что ее будущий экзафлопсный суперкомпьютер будет оснащен процессорами собственной разработки, реализующими архитектуру ARMv8 . В A64FX будут реализованы расширения архитектуры ARMv8, эквивалентные HPC-ACE2, которую Fujitsu разрабатывает совместно с ARM Holdings . [49]

SPARC64 XII

[ редактировать ]

SPARC64 XII был выпущен в 2017 году вместе с серверами Fujitsu SPARC M12. Номинально он имеет 12 ядер, но, как и IBM POWER9 , выпущенный в том же году, каждое из двенадцати ядер состоит из двух отдельных конвейеров, и единственными ресурсами, совместно используемыми между конвейерами ядра SPARC64 XII, являются TLB , кэш инструкций L1 и кэш L2. и в результате однопоточная производительность практически не изменилась по сравнению с SPARC64 X. SPARC64 XII работает на базовой частоте до 4,25 ГГц и повышающей частоте до 4,35 ГГц. Размер чипа 25,8×30,8 мм (795 мм). 2 ), содержащий 5,45 миллиарда транзисторов, изготовленных по TSMC техпроцессу 20-нм . Каждый из двух конвейеров ядра может получать 8 инструкций, декодировать 4 инструкции и выполнять 6 инструкций за цикл и поддерживает 4 потока SMT (по 96 потоков на процессор). Каждый конвейер имеет собственный 4-канальный кэш данных L1 объемом 32 МБ, а два конвейера совместно используют 4-канальный ассоциативный кэш инструкций L1 объемом 64 МБ и 16-канальный кэш L2 объемом 512 МБ. SPARC64 XII — первый процессор Fujitsu SPARC с кэшем L3 (32 МБ, 16-канальный). Количество 8-канальных портов PCIe 3.0 увеличено вдвое до 4 на чип. Скорость памяти была увеличена на 50% до 2400 МТ/с, в результате чего теоретическая совокупная пропускная способность 8 каналов DDR4 чипа достигла 153 ГБ/с, а емкость каждого процессора — до 1,5 ТБ на 24 слота. Два ЦП можно объединить в строительный блок, а также можно подключить до 16 строительных блоков для создания сервера с 32 ЦП и объемом памяти до 48 ТБ. [50] [51]

Ссылки

[ редактировать ]
  1. ^ Jump up to: а б Морган, Тимоти Прикетт (23 февраля 2006 г.). «Fujitsu рисует дорожную карту Sparc64 на период до 2010 года» . Unix Guardian . Архивировано из оригинала 12 марта 2006 года.
  2. ^ Дифендорф, Кейт (15 ноября 1999 г.). «Хэл заставляет искры летать». Отчет микропроцессора . 13 (5).
  3. ^ Микроархитектура и анализ производительности микропроцессора SPARC-V9 для серверных систем предприятия . Девятый международный симпозиум по архитектуре высокопроизводительных компьютеров, 2003 г. (HPCA-9 2003). дои : 10.1109/HPCA.2003.1183533 .
  4. ^ Морган, Тимоти Прикетт (9 февраля 2006 г.). «Fujitsu-Siemens запускает часы на чипах Sparc V для PrimePowers» . Unix Guardian . Том. 3, нет. 5.
  5. ^ Jump up to: а б Кревелл, Кевин (21 октября 2002 г.). «Fujitsu SPARC64 V — это то, что вам нужно» (PDF) . Отчет микропроцессора : 1.
  6. ^ Jump up to: а б «Процессор SPARC64 V для сервера UNIX»
  7. ^ Кревелл 2002 , с. 2
  8. ^ Jump up to: а б «Расширения SPARC64 VI», стр. 56, Fujitsu Limited, версия 1.3, 27 марта 2007 г.
  9. ^ «Микроархитектура и анализ производительности микропроцессора SPARC-V9 для серверных систем предприятия», стр. 4.
  10. ^ Jump up to: а б с Андо, Хисасиге; и др. (июнь 2003 г.). «Микропроцессор SPARC64 пятого поколения с тактовой частотой 1,3 ГГц». Материалы 40-й ежегодной конференции по автоматизации проектирования . стр. 702–705. дои : 10.1145/775832.776010 . ISBN  1581136889 . S2CID   7005187 . п. 702.
  11. ^ Кревелл 2002 , с. 3
  12. ^ Андо 2003 , с. 705.
  13. ^ Морган, Тимоти Прикетт (24 июня 2004 г.). «Fujitsu-Siemens обновляет серверы PrimePower Unix» . Unix Guardian . Архивировано из оригинала 21 октября 2004 года.
  14. ^ «Fujitsu-Siemens запускает часы на чипах Sparc V для PrimePowers»
  15. ^ Fujitsu Limited (27 марта 2007 г.). « Расширения SPARC64 VI , версия 1.3». стр. 45–46.
  16. ^ Морган, Тимоти Прикетт (19 апреля 2007 г.). «Fujitsu и Sun поставляют совместную линейку корпоративных серверов Sparc» . Unix Guardian . Архивировано из оригинала 3 декабря 2008 года.
  17. ^ «SPARC по-прежнему набирает силу», с. 1.
  18. ^ Jump up to: а б с Морган, Тимоти Прикетт (17 июля 2008 г.). «Fujitsu и Sun расширяют свои четырехъядерные процессоры с помощью новой линейки серверов Sparc» . Unix Guardian . Архивировано из оригинала 20 ноября 2008 года.
  19. ^ «Горячие чипы: Fujitsu демонстрирует SPARC64 VII»
  20. ^ «Архитектура семейства корпоративных серверов Sun SPARC: гибкая вычислительная мощность класса мейнфрейма для центра обработки данных» (PDF) . Сан Микросистемс . Проверено 21 апреля 2008 г.
  21. ^ Морган, Тимоти Прикетт (28 октября 2008 г.). «Sun, Fujitsu выпускает четырехъядерный процессор Sparc начального уровня» . Регистр .
  22. ^ Морган, Тимоти Прикетт (11 сентября 2009 г.). «Раскрыта дорожная карта сервера Sun Sparc» . Регистр .
  23. ^ Морган, Тимоти Прикетт (13 октября 2009 г.). «Солнце, Fujitsu запускает часы Sparc64-VII» . Регистр .
  24. ^ Морган, Тимоти Прикетт (12 января 2010 г.). «Солнце, входная коробка для соков Fujitsu Sparc» . Регистр .
  25. ^ Jump up to: а б с д Морган, Тимоти Прикетт (12 апреля 2011 г.). «Oracle, входной блок Fujitsu goose Sparc M3000» . Регистр .
  26. ^ «Fujitsu и Oracle расширяют серию SPARC Enterprise M новым процессором» (пресс-релиз). Фуджицу Лимитед. 2 декабря 2010 г.
  27. ^ «Fujitsu и Oracle представили усовершенствованный сервер SPARC Enterprise M3000» (пресс-релиз). Фуджицу Лимитед. 14 апреля 2011 г.
  28. ^ «Эллисон: Sparc T4 выйдет в следующем году: тактовая частота Sparc64-VII+ и кэш увеличены» . Регистр . Проверено 3 декабря 2010 г.
  29. ^ «Fujitsu представляет самый быстрый процессор в мире» . Спрашивающий. 14 мая 2009 года. Архивировано из оригинала 17 мая 2009 года . Проверено 14 мая 2009 г. {{cite web}}: CS1 maint: неподходящий URL ( ссылка )
  30. ^ Такуми Маруяма (2009). SPARC64 VIIIfx: восьмиядерный процессор нового поколения Fujitsu для вычислений в масштабе PETA (PDF) . Труды Hot Chips 21. Компьютерное общество IEEE. Архивировано из оригинала (PDF) 8 октября 2010 года . Проверено 30 июня 2019 г.
  31. ^ «Японский суперкомпьютер «К» — самый быстрый в мире» . Телеграф . 20 июня 2011 года . Проверено 20 июня 2011 г.
  32. ^ Jump up to: а б «Японский компьютер K признан самым мощным» . Нью-Йорк Таймс . 20 июня 2011 года . Проверено 20 июня 2011 г.
  33. ^ «Суперкомпьютер «К-компьютер» занял первое место в мире» . Фуджицу . Проверено 20 июня 2011 г.
  34. ^ «Суперкомпьютер «К-компьютер» занял первое место в мире» (Пресс-релиз). РИКЕН. Архивировано из оригинала 23 июня 2011 года . Проверено 20 июня 2011 г.
  35. ^ «Япония вернула себе первое место в последнем списке TOP500 суперкомпьютеров мира» . top500.org (пресс-релиз). Архивировано из оригинала 23 июня 2011 года . Проверено 20 июня 2011 г.
  36. ^ «Компьютер K, SPARC64 VIIIfx 2,0 ГГц, межсоединение Tofu» , top500.org , заархивировано из оригинала 23 июня 2011 г. , получено 20 июня 2011 г.
  37. ^ Jump up to: а б Бирн, Джозеф (5 декабря 2011 г.). «Sparc64 IXfx сжигает код FP». Отчет микропроцессора .
  38. ^ Fujitsu запускает суперкомпьютер PRIMEHPC FX10
  39. ↑ Морган, Тимоти Прикетт (7 ноября 2011 г.). «Fujitsu готовит суперзверь Sparc FX10 с производительностью 23 петафлопс» . Регистр .
  40. ^ Jump up to: а б Маруяма, Такуми (29 августа 2012 г.). SPARC64™ X: 16-ядерный процессор Fujitsu нового поколения для UNIX-серверов нового поколения . 24-й симпозиум IEEE Hot Chips 2012 (HCS). стр. 1–20. дои : 10.1109/HOTCHIPS.2012.7476503 . ISBN  978-1-4673-8879-5 . S2CID   34868980 .
  41. ^ Хафхилл, Том Р. (17 сентября 2012 г.). «Fujitsu и Oracle Ignite SPARC». Отчет микропроцессора .
  42. ^ Гвеннап, Линли (7 октября 2013 г.). «Fujitsu, процессоры Oracle развиваются». Отчет микропроцессора .
  43. ^ Ёсида, Тосио (27 августа 2013 г.). «SPARC64 X+: процессор следующего поколения Fujitsu для серверов UNIX».
  44. ^ Прикетт, Тимоти Морган (8 апреля 2014 г.). «Oracle раскрывает план развития Sparc, Fujitsu повышает тактовую частоту SPARC64 X» . ЭнтерпрайзТех .
  45. ^ Jump up to: а б с Хафхилл, Том Р. (22 сентября 2014 г.). «Sparc64 XIFX использует кубы памяти». Отчет микропроцессора .
  46. ^ Процессор Sparc для компьютеров Heise Newsticker на 100 петафлопс, 6 августа 2014 г.
  47. ^ Следующее поколение PRIMEHPC. Архивировано 4 марта 2016 г. в Wayback Machine Fujitsu Ltd., 2014 г.
  48. ↑ Fujitsu создает более быстрые суперкомпьютеры с новым чипом Agam Shah, PC World, 6 августа 2014 г.
  49. ^ Морган, Тимоти Прикетт (23 июня 2016 г.). «Внутри японского экзафлопсного суперкомпьютера ARM будущего» . Следующая платформа . Проверено 13 июля 2016 г.
  50. ^ «SPARC64™ XII: новейший 12-ядерный процессор Fujitsu для критически важных серверов» (PDF) . 20 апреля 2017 г. Архивировано из оригинала (PDF) 29 августа 2017 г.
  51. ^ «Информационный документ по серверной архитектуре Fujitsu SPARC M12 и Fujitsu M10» (PDF) .

Источники

[ редактировать ]

Дальнейшее чтение

[ редактировать ]
SPARC64 V
  • Андо, Х.; Ёсида, Ю.; Иноуэ, А.; Сугияма, И.; Асакава, Т.; Морита, К.; Мута, Т.; Мотокурумада, Т.; Окада, С.; Ямасита, Х.; Сацукава, Ю.; Конмото, А.; Ямасита, Р.; Сугияма, Х. (13 февраля 2003 г.). Микропроцессор SPARC64 пятого поколения с тактовой частотой 1,3 ГГц . 2003 Международная конференция IEEE по твердотельным схемам. Конференция по твердотельным схемам, 1997. Сборник технических статей. 43-я ISSCC, 1997 г., IEEE International . стр. 246, 491. doi : 10.1109/ISSCC.2003.1234286 . ISBN  0-7803-7707-9 . ISSN   0193-6530 .
  • Андо, Х.; Ёсида, Ю.; Иноуэ, А.; Сугияма, И.; Асакава, Т.; Морита, К.; Мута, Т.; Мотокурумада, Т.; Окада, С.; Ямасита, Х.; Сацукава, Ю.; Конмото, А.; Ямасита, Р.; Сугияма, Х. (2003). Микропроцессор SPARC64 пятого поколения с тактовой частотой 1,3 ГГц . Конференция по автоматизации проектирования. стр. 100-1 702–705. дои : 10.1145/775832.776010 . ISBN  1-58113-688-9 .
  • Ито, Н.; Комацу, Х.; Танамура, Ю.; Ямасита, Р.; Сугияма, Х.; Сугияма, Ю.; Хамамура, Х. (2003). Методика физического проектирования микропроцессора SPARC 64 с тактовой частотой 1,3 ГГц . 21-я Международная конференция по компьютерному дизайну. стр. 204–210. дои : 10.1109/ICCD.2003.1240896 . ISBN  0-7695-2025-1 . ISSN   1063-6404 .
  • Андо, Хисасигэ; Кан, Рюдзи; Тосака, Ёсихару; Такахиса, Кейджи; Хатанака, Кичиджи (24–27 июня 2008 г.). Валидация механизмов восстановления аппаратных ошибок микропроцессора SPARC64 V. Международная конференция IEEE 2008 г. по надежным системам и сетям. стр. 62–69. дои : 10.1109/DSN.2008.4630071 . ISBN  978-1-4244-2397-2 . ISSN   1530-0889 .
SPARC64 VIIIfx
  • Маруяма, Такуми; Кан, Ямадзаки; Ямамура, Сюдзи; Нориюки, Микио; март – апрель 2010 г. «Sparc64 VIIIfx: восьмиядерный процессор нового поколения». / IEEE Micro . 30 (2): 30–40 Номер : MM.2010.40 . ISSN   0272-1732 . документа   10.1109 .
  • Окано, Юкихито; Ёсида, Тошио; Сакураи, Хитоши, Микио; Ямасита, Накада, Маруяма, Такео; Мелкозернистый анализ мощности и методы малой мощности процессора SPARC64 VIIIfx с производительностью 128 ГФЛОПС/58 Вт для пета-вычислений Симпозиум по схемам СБИС. doi : 10.1109/VLSIC.2010.5560313 . .  978-1-4244-5454-9 . ISSN   2158-5601 .
СПАРК64 Х
  • Кан, Танака, Сугизаки, Го; Сакабаяши, Сота; Ивацуки, Кадзуми; Уэмура, Гаку, Ёшитомо; Кадзухиро, Цуёси (2013). 16-ядерный процессор SPARC64 для критически важного сервера UNIX . Международная конференция IEEE по твердотельным схемам. doi : 10.1109/ . ISSCC.2013.6487637  978-1-4673-4515-6 . ISSN   0193-6530 .
  • Кан, Рюдзи; Танака, Томохиро; Я предложил: «Иди; Ишизака, Кинья; Нисияма, Рюичи; Сакабаяси, Сота; Коянаги, Ёичи (январь 2014 г.). «16-ядерный процессор SPARC64 10-го поколения для критически важных серверов UNIX». Журнал IEEE твердотельных схем . 49 (1): 32–40. дои : 10.1109/jSSC.2013.2284650 . ISSN   0018-9200 . S2CID   32362191 .
  • Ёсида, Тошио; Акизуки, Ясунобу; Кан, Киёта, Наохиро; Ито, Сигэки; Окано, Хироши (ноябрь – декабрь 2013 г.). 16-ядерный процессор для серверов Unix». IEEE Micro . 33 (6): 16–24. doi : 10.1109/MM.2013.126 . ISSN   0272-1732 . S2CID   8056145 .
SPARC64 XIFX
  • Ёсида, Тошио; Хондо, Табата, Такекадзу; Киёта, Наохиро, Хироюки; Хосоэ, Кодзи; март – апрель 2015 г. «Sparc64 XIfx: процессор следующего поколения для высоких технологий». / IEEE Micro . 35 (2): 32–40 Номер : MM.2015.11 . ISSN   0272-1732 . документа   10.1109 .
[ редактировать ]
Retrieved from "https://en.wikipedia.org/w/index.php?title=SPARC64_V&oldid=1238676422#SPARC64_X"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 8e949642447f97ac3464dfa212cf77b0__1722817560
URL1:https://arc.ask3.ru/arc/aa/8e/b0/8e949642447f97ac3464dfa212cf77b0.html
Заголовок, (Title) документа по адресу, URL1:
SPARC64 V - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)