Титан (процессор)
| POWER , PowerPC и Power ISA. Архитектуры |
|---|
| NXP (ранее Freescale и Motorola) |
| ИБМ |
|
| IBM/Нинтендо |
| Другой |
| Ссылки по теме |
| Отменено выделено серым цветом , историческое — курсивом |
Titan представлял собой запланированное семейство 32-битных Power ISA, ядер на базе микропроцессорных разработанное Applied Micro Circuits Corporation (AMCC), но от него отказались в 2010 году. [1] Вместо этого компания Applied Micro решила продолжить разработку ядра PowerPC 400 по техпроцессу 40 нм.
Подробности
[ редактировать ]Он был разработан как основа встраиваемых процессоров и решений «система-на-кристалле» (SoC). Несмотря на высокую производительность, достигающую скорости до 2 ГГц, он останется чрезвычайно энергоэффективным, потребляя всего 2,5 Вт на ядро . Там, где обычно существует компромисс между производительностью и мощностью, AMCC использовала технологию Fast14 от Intrinsity для создания чрезвычайно эффективной конструкции микропроцессора, сочетающей высокую производительность в сочетании с низким энергопотреблением и сравнительно дешевым массовым производством 90-нм КМОП . Благодаря использованию NMOS -транзисторов и отсутствию защелок в конструкции получается меньше транзисторов, чем в традиционной конструкции, что снижает стоимость. Конструкция позволяет использовать двухъядерные реализации SoC, потребляющие менее 15 Вт. Планировались выпуски одно-, двух- и четырехъядерных версий.
У Титана было новое суперскалярное, вышедшее из строя 8-9-ступенчатое ядро с новой конструкцией трехступенчатого кэша ЦП . Небольшие кэши инструкций и данных размером 4/4 КиБ на «уровне 0» располагаются перед традиционными кэшами L1 объемом 32/32 КиБ и кэшем L2 объемом до 1 МБ, который будет использоваться всеми ядрами (поддерживает до четырех). Titan был совместим с Power ISA v.2.04 .
Реализации
[ редактировать ]- APM 83290 — первые реализации конструкции ядра Титана под кодовым названием Gemini . [2] Два ядра 1,5 ГГц с FPU , общий кэш L2 объемом 512 КБ, контроллер DDR2, механизм безопасности, многоканальный DMA и механизм ввода-вывода для Gigabit Ethernet, PCIe, USB, RapidIO и SATA. Отбор проб начался в октябре 2009 года [1] . Процессор предназначен для приложений в сфере телекоммуникаций и управления. Он создан с использованием TSMC объемной КМОП-технологии 90 нм для снижения стоимости. [2] Архивировано 18 августа 2011 г. на Wayback Machine.
Ссылки
[ редактировать ]- ^ «AMCC делает еще один шаг к многоядерности» . ЭТаймс. 27 сентября 2010 г. Проверено 14 июля 2011 г.
- ^ «AMCC и TSMC внедрили новый процессор MPU в технологию IBM» . ЭТаймс. 25 сентября 2009 г. Проверено 14 июля 2011 г.