Битовая нарезка

Битовая нарезка — метод построения процессора из модулей процессоров меньшей разрядности с целью увеличения длины слова; теоретически сделать произвольный n -битный центральный процессор (ЦП). Каждый из этих модулей-компонентов обрабатывает одно битовое поле или «срез» операнда . Тогда сгруппированные компоненты обработки смогут обрабатывать выбранную полную длину слова данного проекта программного обеспечения.

Битовая резка более или менее вымерла с появлением микропроцессора . Недавно он использовался в арифметико-логических устройствах (АЛУ) для квантовых компьютеров и в качестве программного обеспечения, например, для криптографии в x86 . процессорах ^[1]

Операционные детали

Побитовые процессоры (BSP) обычно включают в себя 1- , 2- , 4- , 8- или 16-разрядные арифметико-логические устройства (АЛУ) и линии управления (включая сигналы переноса или переполнения , которые являются внутренними для процессора в ЦП без побитовой дискретизации). конструкции).

Например, две 4-битные микросхемы АЛУ можно расположить рядом с линиями управления между ними, чтобы сформировать 8-битное АЛУ (результат не обязательно должен быть степенью двойки, например, три 1-битных блока могут составить 3-битную микросхему). АЛУ, ^[2] таким образом, 3-битный (или n -битный) ЦП, в то время как 3-битный или любой ЦП с более высоким нечетным числом бит не производится и не продается в больших объемах). Четыре 4-битных чипа ALU можно использовать для создания 16-битного ALU. Для создания 32-битного слова ALU потребуется восемь микросхем. Разработчик может добавить столько фрагментов, сколько потребуется, чтобы манипулировать словами большей длины.

Микросеквенсор ПЗУ или управления будут использоваться для выполнения логики для предоставления данных и сигналов управления для регулирования функций компонентов АЛУ.

Известные побитовые микропроцессоры:

2-битный срез:
- Семейство Intel 3000 (1974 г., сейчас снято с производства), например Intel 3002 с Intel 3001, поставляемые Signetics и Intersil ^[3]
- Семейство Signetics 8X02 (1977, сейчас снято с производства) ^[4]
4-битный срез:
- Национальное семейство IMP, состоящее в основном из IMP-00A/520 RALU (также известного как MM5750) и различных замаскированных микрокодов ПЗУ и микросхем управления (CROM, также известных как MM5751).
  - Национальный GPC/P / IMP-4 (1973 г.), ^[5] второй источник от Rockwell
  - National IMP-8 , 8-битный процессор на базе набора микросхем IMP, использующий два чипа RALU и один чип CROM.
  - National IMP-16 , 16-битный процессор на основе набора микросхем IMP, например, четыре чипа RALU, по одному на каждый IMP16A/521D и IMP16A/522D чипы CROM (дополнительные дополнительные чипы CROM могут обеспечить дополнение набора команд)
- Семейство AMD Am2900 (1975 г.), например AM2901, AM2901A, ^[6] АМ2903 ^[6]
- Monolithic Memories 5700/6700 (1974 г.) Семейство ^[7]^[8]^[9]^[10] например, MMI 5701/MMI 6701, производства ITT Semiconductors
- Texas Instruments SBP0400 (1975) и SBP0401, с возможностью каскадирования до 16 бит.
- Техасские инструменты SN74181 (1970)
- Texas Instruments SN74S281 и SN74S282
- Texas Instruments SN74S481 и SN74S482 (1976) ^[11]
- Фэйрчайлд 33705 ^[6]
- Fairchild 9400 (МАКРОЛОГИК), 4700
- Motorola M10800 (1979 г.), Семейство ^[12] например MC10800 ^[6]
- Raytheon RP-16, 16-битный процессор, состоящий из семи интегральных схем, использующих четыре чипа RALU и три чипа CROM.
8-битный срез:

- Четырехфазные системы AL1 (1969 г., считается первым микропроцессором, используемым в коммерческом продукте, сейчас снят с производства)
- Техасские инструменты SN54AS888/SN74AS888
- Фэйрчайлд 100К ^[6]
- ZMD U830C [ де ] ^[13]^[14]^[15] (1978/1981), с возможностью каскадирования до 32 бит
16-битный срез:
- AMD Am29100 Семейство
- Синопсис 49C402
- ZFT Robotron / ZFTM Dresden U840 [ de ] (1979/1982), неизданный

Историческая необходимость

Нарезка битов, хотя в то время так и не называлась, также использовалась в компьютерах до появления крупномасштабных интегральных схем (LSI, предшественника сегодняшних СБИС или схем очень большой интеграции). Первой побитовой машиной была EDSAC 2 , построенная в математической лаборатории Кембриджского университета в 1956–1958 годах.

До середины 1970-х и конца 1980-х годов велись споры о том, какая ширина шины необходима в конкретной компьютерной системе для ее функционирования. Технология кремниевых чипов и детали были намного дороже, чем сегодня. Использование нескольких более простых и, следовательно, менее дорогих ALU рассматривалось как способ экономически эффективного увеличения вычислительной мощности. Хотя 32-битные в то время обсуждались микропроцессоры, лишь немногие из них находились в производстве.

Мейнфреймы серии UNIVAC 1100 (одна из старейших серий, созданная в 1950-х годах) имеют 36-битную архитектуру, а в 1100/60, представленных в 1979 году, использовались девять Motorola MC10800. 4-битных ALU ^[12] чипы для реализации необходимой ширины слова при использовании современных интегральных схем. ^[16]

В то время 16-битные процессоры были распространены, но дороги, а 8-битные процессоры, такие как Z80 , широко использовались на зарождающемся рынке домашних компьютеров.

Объединение компонентов для производства побитовых продуктов позволило инженерам и студентам создавать более мощные и сложные компьютеры по более разумной цене, используя готовые компоненты, которые можно было настроить по индивидуальному заказу. Сложности создания новой компьютерной архитектуры значительно сократились, когда детали АЛУ уже были определены (и отлажены ).

Основное преимущество заключалось в том, что побитовая нарезка делала экономически возможным использование в небольших процессорах биполярных транзисторов , которые переключаются гораздо быстрее, чем NMOS или CMOS транзисторы. Это позволило значительно повысить тактовую частоту там, где требовалась скорость (например, для функций DSP или матричного преобразования ), или, как в случае с Xerox Alto , сочетание гибкости и скорости, прежде чем дискретные процессоры смогли это обеспечить.

Современное использование

Использование программного обеспечения на оборудовании без побитовой срезки

В последнее время термин «битовая нарезка» был повторно использован Мэтью Кваном. ^[17] относится к методу использования ЦП общего назначения для реализации нескольких параллельных простых виртуальных машин с использованием общих логических инструкций для выполнения операций с одной командой и несколькими данными ( SIMD ). Этот метод также известен как SIMD в регистре (SWAR).

Первоначально это была ссылка на статью Эли Бихама 1997 года «Быстрая новая реализация DES в программном обеспечении» : ^[18] которые достигли значительного увеличения производительности DES с помощью этого метода.

Побитовые квантовые компьютеры

Чтобы упростить структуру схемы и снизить стоимость аппаратного обеспечения квантовых компьютеров (предложено запускать набор команд MIPS32 ) сверхпроводящее «4-битное арифметико-логическое устройство (АЛУ) с частотой 50 ГГц для 32-битных быстрых однопоточных микропроцессоров. было продемонстрировано». ^[19]

См. также

Последовательная архитектура

Ссылки

^ Бенаджила, Ряд; Го, Цзянь; Ломне, Виктор; Пейрин, Томас (21 марта 2014 г.) [15 июля 2013 г.]. «Реализация облегченных блочных шифров в архитектурах x86» . Криптологический архив . Отчет 2013/445. Архивировано из оригинала 17 августа 2017 г. Проверено 28 декабря 2019 г.
^ «Как создать 1-битное АЛУ» . www.cs.umd.edu . Архивировано из оригинала 8 мая 2017 г. […] Вот как можно объединить три 1-битных АЛУ, чтобы создать 3-битное АЛУ […]
^ «3002 — Музей хижины процессора» . cpushack.com . Проверено 5 ноября 2017 г.
^ «Технологическое лидерство — биполярный микропроцессор» (PDF) . Сигнетика . С2.95 . Проверено 11 октября 2021 г.
^ «ИМП-4 – Национальный полупроводник» . ru.wikichip.org . Проверено 5 ноября 2017 г.
^ Jump up to: ^а ^б ^с ^д ^и Конечно, Райнер (1989) [1988-10-01]. «5.2 Микропроцессор, универсальная вычислительная машина». компьютеры – Введение в структуру компьютерного оборудования Цифровые . Коллекция Гёшена (на немецком языке). Том 2050 (4-е переработанное изд.). Берлин, Германия: Walter de Gruyter & Co. 198. ИСБН 3-11011700-2 . (320 страниц)
^ «6701 — Музей хижины процессора» . cpushack.com . Проверено 5 ноября 2017 г.
^ «5700/6700 — Монолитные воспоминания» . ru.wikichip.org . Проверено 5 ноября 2017 г.
^ «Файл: MMI 5701-6701 MCU (август 1974 г.).pdf» (PDF) . ru.wikichip.org . Проверено 5 ноября 2017 г.
^ «4-битный расширяемый биполярный микроконтроллер 5701/6701, август 74 г.» (PDF) . Проверено 24 мая 2021 г.
^ «СН74С481» . Музей «Хажина процессора» . Проверено 5 ноября 2017 г.
^ Jump up to: ^а ^б Мюллер, Дитер (2012). «МС10800» . 6502.org . Архивировано из оригинала 18 июля 2018 г. Проверено 5 ноября 2017 г.
^ Курт, Рюдигер; Отлично, Мартин; Голод, Генри, ред. (27 сентября 2021 г.) [2006]. «Интегральные схемы» . robotrontechnik.de (на немецком языке). Архивировано из оригинала 3 декабря 2021 г. Проверено 7 декабря 2021 г.
^ Оппельт, Дирк (2016). «Восточный блок DEC PDP» . cpu-collection.de . Нюрнберг, Германия. Архивировано из оригинала 9 августа 2016 г. Проверено 7 декабря 2021 г.
^ Саломон, Питер (25 июня 2007 г.). «Области применения U830C и чипсета» [Применение U830C и чипсета]. Форум роботронных технологий (на немецком языке). Архивировано из оригинала 10 ноября 2019 г. Проверено 7 декабря 2021 г.
^ «Компьютеры Sperry Univac System 1100/60» (PDF) . Делран, Нью-Джерси, США: Исследовательская корпорация Datapro. Январь 1983 года. 70C-877-12 . Проверено 11 октября 2021 г.
^ «Битслис DES» . darkside.com.au . Проверено 5 ноября 2017 г.
^ Бихам, Эли (1997). «Новая быстрая реализация DES в программном обеспечении» . cs.technion.ac.il . Проверено 5 ноября 2017 г.
^ Тан, Гуан-Мин; Таката, Кенсуке; Танака, Масамицу; Фудзимаки, Акира; Такаги, Казуёси; Такаги, Наофуми (январь 2016 г.) [09 декабря 2015 г.]. «4-битная побитовая арифметико-логическая единица для 32-битных микропроцессоров RSFQ». Транзакции IEEE по прикладной сверхпроводимости . 26 (1): 2507125. Бибкод : 2016ITAS...2607125T . дои : 10.1109/TASC.2015.2507125 . S2CID 25478156 . 1300106. […] Было продемонстрировано 4-битное арифметико-логическое устройство (АЛУ) для 32-битных быстрых однопоточных микропроцессоров. Предлагаемое ALU охватывает все операции ALU для набора команд MIPS32. […] Он состоит из 3481 джозефсоновского перехода площадью 3,09 × 1,66 мм. ². Он достиг целевой частоты 50 ГГц и задержки 524 пс для 32-битной операции при расчетном напряжении смещения постоянного тока 2,5 мВ […] Еще один 8-битный параллельный АЛУ был спроектирован и изготовлен с целевой частотой обработки 30 ГГц […] Для достижения производительности, сравнимой с параллельными КМОП-микропроцессорами, работающими на частоте 2–3 ГГц, 4-битную побитовую обработку следует выполнять с тактовой частотой в несколько десятков гигагерц. Несколько схем последовательной побитовой арифметики были успешно продемонстрированы на высокоскоростных тактовых частотах выше 50 ГГц […]

Дальнейшее чтение

Мик, Джон; Брик, Джеймс (1980). Проект побитового микропроцессора (PDF) . МакГроу-Хилл. ISBN 0-07-041781-4 .

Внешние ссылки

«Untwisted: Время чая, нарезанное по кусочкам» . Архивировано из оригинала 21 октября 2013 г. - учебник по битовой нарезке, представляющий педагогическую побитовую реализацию алгоритма крошечного шифрования (TEA), блочного шифра.

[Benadjila_2013-1] Бенаджила, Ряд; Го, Цзянь; Ломне, Виктор; Пейрин, Томас (21 марта 2014 г.) [15 июля 2013 г.]. «Реализация облегченных блочных шифров в архитектурах x86» . Криптологический архив . Отчет 2013/445. Архивировано из оригинала 17 августа 2017 г. Проверено 28 декабря 2019 г.

[CMSC_2003-2] «Как создать 1-битное АЛУ» . www.cs.umd.edu . Архивировано из оригинала 8 мая 2017 г. […] Вот как можно объединить три 1-битных АЛУ, чтобы создать 3-битное АЛУ […]

[cpushack-3] «3002 — Музей хижины процессора» . cpushack.com . Проверено 5 ноября 2017 г.

[Signetics_1977-4] «Технологическое лидерство — биполярный микропроцессор» (PDF) . Сигнетика . С2.95 . Проверено 11 октября 2021 г.

[NatSemi_IMP-4-5] «ИМП-4 – Национальный полупроводник» . ru.wikichip.org . Проверено 5 ноября 2017 г.

[Klar_1989-6] Jump up to: ^а ^б ^с ^д ^и Конечно, Райнер (1989) [1988-10-01]. «5.2 Микропроцессор, универсальная вычислительная машина». компьютеры – Введение в структуру компьютерного оборудования Цифровые . Коллекция Гёшена (на немецком языке). Том 2050 (4-е переработанное изд.). Берлин, Германия: Walter de Gruyter & Co. 198. ИСБН 3-11011700-2 . (320 страниц)

[Monolithic_6701-7] «6701 — Музей хижины процессора» . cpushack.com . Проверено 5 ноября 2017 г.

[Monolithic_5700-8] «5700/6700 — Монолитные воспоминания» . ru.wikichip.org . Проверено 5 ноября 2017 г.

[MMI_5701-9] «Файл: MMI 5701-6701 MCU (август 1974 г.).pdf» (PDF) . ru.wikichip.org . Проверено 5 ноября 2017 г.

[MMI_6701-10] «4-битный расширяемый биполярный микроконтроллер 5701/6701, август 74 г.» (PDF) . Проверено 24 мая 2021 г.

[SN74S481-11] «СН74С481» . Музей «Хажина процессора» . Проверено 5 ноября 2017 г.

[MC10800-12] Jump up to: ^а ^б Мюллер, Дитер (2012). «МС10800» . 6502.org . Архивировано из оригинала 18 июля 2018 г. Проверено 5 ноября 2017 г.

[Kurth-Groß-Hunger_2021_IS-13] Курт, Рюдигер; Отлично, Мартин; Голод, Генри, ред. (27 сентября 2021 г.) [2006]. «Интегральные схемы» . robotrontechnik.de (на немецком языке). Архивировано из оригинала 3 декабря 2021 г. Проверено 7 декабря 2021 г.

[Oppelt_2016-14] Оппельт, Дирк (2016). «Восточный блок DEC PDP» . cpu-collection.de . Нюрнберг, Германия. Архивировано из оригинала 9 августа 2016 г. Проверено 7 декабря 2021 г.

[Salomon_2007_U830C-15] Саломон, Питер (25 июня 2007 г.). «Области применения U830C и чипсета» [Применение U830C и чипсета]. Форум роботронных технологий (на немецком языке). Архивировано из оригинала 10 ноября 2019 г. Проверено 7 декабря 2021 г.

[Univac_1100-16] «Компьютеры Sperry Univac System 1100/60» (PDF) . Делран, Нью-Джерси, США: Исследовательская корпорация Datapro. Январь 1983 года. 70C-877-12 . Проверено 11 октября 2021 г.

[Kwan-17] «Битслис DES» . darkside.com.au . Проверено 5 ноября 2017 г.

[DES-18] Бихам, Эли (1997). «Новая быстрая реализация DES в программном обеспечении» . cs.technion.ac.il . Проверено 5 ноября 2017 г.

[Tang_2016-19] Тан, Гуан-Мин; Таката, Кенсуке; Танака, Масамицу; Фудзимаки, Акира; Такаги, Казуёси; Такаги, Наофуми (январь 2016 г.) [09 декабря 2015 г.]. «4-битная побитовая арифметико-логическая единица для 32-битных микропроцессоров RSFQ». Транзакции IEEE по прикладной сверхпроводимости . 26 (1): 2507125. Бибкод : 2016ITAS...2607125T . дои : 10.1109/TASC.2015.2507125 . S2CID 25478156 . 1300106. […] Было продемонстрировано 4-битное арифметико-логическое устройство (АЛУ) для 32-битных быстрых однопоточных микропроцессоров. Предлагаемое ALU охватывает все операции ALU для набора команд MIPS32. […] Он состоит из 3481 джозефсоновского перехода площадью 3,09 × 1,66 мм. ². Он достиг целевой частоты 50 ГГц и задержки 524 пс для 32-битной операции при расчетном напряжении смещения постоянного тока 2,5 мВ […] Еще один 8-битный параллельный АЛУ был спроектирован и изготовлен с целевой частотой обработки 30 ГГц […] Для достижения производительности, сравнимой с параллельными КМОП-микропроцессорами, работающими на частоте 2–3 ГГц, 4-битную побитовую обработку следует выполнять с тактовой частотой в несколько десятков гигагерц. Несколько схем последовательной побитовой арифметики были успешно продемонстрированы на высокоскоростных тактовых частотах выше 50 ГГц […]

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]

[19]