Элемент обработки энергии
 | Эта статья нуждается в дополнительных цитатах для проверки . ( апрель 2020 г. ) |
| POWER , PowerPC и Power ISA. Архитектуры |
|---|
| NXP (ранее Freescale и Motorola) |
| ИБМ |
|
| IBM/Нинтендо |
| Другой |
| Ссылки по теме |
| Отменено выделено серым цветом , историческое — курсивом |
| Общая информация | |
|---|---|
| Запущен | 2005 |
| Снято с производства | Подарок |
| Продается через | IBM , Sony , Microsoft |
| Разработано | ИБМ |
| Общий производитель | |
| Производительность | |
| Макс. процессора Тактовая частота | от 2,8 ГГц до 3,2 ГГц |
| Кэш | |
| L1 Кэш | Инструкция 32 КБ + данные 32 КБ |
| Архитектура и классификация | |
| Приложение | Игровая консоль , HPC |
| Технологический узел | от 90 до 45 нм |
| Микроархитектура | ППУ |
| Набор инструкций | PowerPC 2.02 |
| Физические характеристики | |
| Ядра |
|
| графические процессоры | Xenos , в варианте XCGPU . |
| Продукты, модели, варианты | |
| Вариант |
|
| История | |
| Преемник | ИБМ А2 |
Элемент обработки мощности ( PPE ) состоит из блока обработки мощности ( PPU ) и кэша L2 объемом 512 КБ. В большинстве случаев ППУ используется в составе СИЗ. PPU представляет собой 64-разрядное микропроцессорное двухпоточное 2.02, ядро PowerPC разработанное IBM для использования в основном в игровых консолях PlayStation 3 и Xbox 360 , но также нашедшее применение в высокопроизводительных вычислениях на суперкомпьютерах , таких как рекордсмен IBM. Роудраннер .
PPU используется в качестве основного ядра ЦП в трех различных конструкциях процессоров:
- Cell Broadband Engine (Cell BE), который используется в основном в игровой консоли Sony PlayStation 3 . Он использует средства индивидуальной защиты и поставляется в трех версиях: 90-нм, 65-нм и 45-нм.
- PowerXCell 8i — версия Cell BE с улучшенной подсистемой FPU и памяти. Он производился только в одной версии с техпроцессом 65 нм.
- XCPU , который используется в трехъядерной конфигурации и с унифицированным кэшем L2 объемом 1 МБ внутри Xbox 360 от Microsoft . Он поставляется в трех версиях: 90-нм и 65-нм версиях, а также с 45-нм XCGPU со встроенным графическим процессором от ATI .
Основные особенности
[ редактировать ]- 64-битное двухпоточное ядро
- Типичная тактовая частота 3,2 ГГц
- 32 КБ Кэш инструкций L1
- объемом 32 КБ Кэш данных L1
- Унифицированный кэш L2 объемом 512 КБ, 8-канальный ассоциативный набор в варианте PPE.
- Совместимость с 64-битной версией PowerPC ISA v.2.02 ( POWER4 и PowerPC 970 ). [1] : 17
- AltiVec SIMD Функционал
Исполнительные единицы
[ редактировать ]- Филиал (БРУ)
- Целочисленный блок с фиксированной запятой (FXU)
- Блок загрузки и хранения (LSU)
- Модуль с плавающей запятой (FPU)
- Модуль расширения векторного мультимедиа (VMX)
Чтобы
[ редактировать ]PPU — это процессор с упорядоченным выполнением, но он обладает некоторыми уникальными характеристиками, которые позволяют ему добиться некоторых преимуществ выполнения с нарушением порядка без дорогостоящего оборудования для переупорядочения. При достижении промаха в кэше L1 — он может выполняться после промаха в кэше, останавливаясь только тогда, когда инструкция действительно зависит от нагрузки. Он может отправлять до 8 инструкций загрузки в кэш L2 вне очереди. Он имеет канал задержки инструкций — боковой путь, который позволяет ему выполнять инструкции, которые обычно вызывают остановку конвейера, не задерживая при этом остальную часть конвейера . Конвейер задержки инструкций используется для загрузки/сохранения вне порядка: промахи в кэше сохраняются во время его движения.
Трубопровод СИЗ
[ редактировать ]PPE имеет 23-этапный общий конвейер с дополнительными 11 этапами, возможными для микрокода, и дополнительными 4 этапами, возможными для прогнозирования ветвей. [2]
Многопоточность
[ редактировать ]PPU одновременно запускает два аппаратных потока . очередей . Дублируются основные регистры выполнения кода, регистры обработки исключений и прерываний, а также несколько важных массивов и Они могут одновременно генерировать исключения и выполнять прогнозирование ветвей для своих отдельных историй ветвей. Однако механизм выполнения и кэши не дублируются, поэтому это по-прежнему одноядерная конструкция. [1]
Емкость с плавающей запятой
[ редактировать ]Его 64-битный модуль с плавающей запятой двойной точности и 128-битный модуль VMX (с использованием набора команд AltiVec ) могут теоретически выполнять 12 операций с плавающей запятой за цикл, поскольку его модуль с плавающей запятой может выполнять умножение с плавающей запятой. -добавляет и имеет размер не менее 64 бит. Это дает 3,2 миллиарда тактов × 12 = 38,4 миллиарда операций с плавающей запятой в секунду.
усовершенствован PPU, В процессоре PowerXCell 8i позволяющий выполнять операции с плавающей запятой двойной точности за один цикл, специально предназначенные для высокопроизводительных вычислений на суперкомпьютерах.
Блок VMX в XCPU Xbox 360 расширен до 128 регистров и не полностью совместим с обычным AltiVec.
Ссылки
[ редактировать ]- ^ Перейти обратно: а б Коранн, Сандип (15 июля 2009 г.). «Элемент обработки энергии (СИЗ)» . Практические вычисления на платформе сотовой широкополосной связи . Springer Science+Business Media . стр. 17–34. дои : 10.1007/978-1-4419-0308-2_2 . ISBN 978-1-4419-0307-5 .
- ^ Чен, Томас; Рагхаван, Рам; Дейл, Джейсон; Ивата, Эйдзи. «Архитектура Cell Broadband Engine и ее первая реализация» . IBM DeveloperWorks . Архивировано из оригинала 8 декабря 2015 г.