Параллелизм на уровне битов
Эта статья в значительной степени или полностью опирается на один источник . ( июнь 2024 г. ) |
Параллелизм на уровне битов — это форма параллельных вычислений, основанная на увеличении размера слова процессора . Увеличение размера слова уменьшает количество инструкций, которые процессор должен выполнить, чтобы выполнить операцию над переменными, размеры которых превышают длину слова. (Например, рассмотрим случай, когда 8-битный процессор должен сложить два 16-битных целых числа . Процессор должен сначала сложить 8 младших битов из каждого целого числа, затем добавить 8 старших бит, для выполнения которых требуются две инструкции. одна операция. 16-битный процессор сможет выполнить операцию с помощью одной инструкции.)
Первоначально все электронные вычислительные машины были последовательными (одноразрядными) компьютерами. Первым электронным компьютером, который не был последовательным компьютером — первым побитно-параллельным компьютером — был 16-битный Whirlwind 1951 года.
С появлением в 1970-х годах и примерно до 1986 года технологии производства компьютерных чипов сверхбольшой интеграции (СБИС) прогресс в компьютерной архитектуре был достигнут за счет увеличения параллелизма на уровне битов. [ 1 ] поскольку 4-битные микропроцессоры были заменены 8-битными , затем 16-битными , а затем 32-битными микропроцессорами. Эта тенденция в целом закончилась с появлением 32-битных процессоров, которые в течение двух десятилетий были стандартом для вычислений общего назначения. 64-битные архитектуры были представлены широкой публике с одноименной Nintendo 64 (1996), но после этого внедрения оставались редкостью до появления архитектур x86-64 примерно в 2003 и 2014 годах для мобильных устройств с набором инструкций ARMv8-A.
На 32-битных процессорах ширина внешней шины данных продолжает увеличиваться. Например, DDR1 SDRAM передает 128 бит за такт. DDR2 SDRAM передает минимум 256 бит за пакет.
См. также
[ редактировать ]Ссылки
[ редактировать ]- ^ Дэвид Э. Каллер, Джасвиндер Пал Сингх, Ануп Гупта. Параллельная компьютерная архитектура — аппаратно-программный подход. Издательство Морган Кауфманн, 1999. ISBN 1-55860-343-3 , стр. 15.