✖


Jump to content

НЭК В60

Edit links
(Перенаправлено с NEC V70 )
НЭК В60/В70/В80/АФПП
Снимок микропроцессора NEC V60
Название «V60 D70616» внизу по центру.
Общая информация
Запущен В60: 1986 г.
В70: 1987 г.
В80: 1989 г.
АФПП: 1989 г.
Общий производитель
Производительность
Макс. процессора Тактовая частота V60: 16 МГц
V70: 20/25 МГц
V80: 25/33 МГц
АФПП: 20 МГц
Ширина данных V60: 16 (внутр. 32)
В70: 32
В80: 32
Ширина адреса V60: 24 (внутр. 32)
В70: 32
В80: 32
Ширина виртуального адреса 32 линейных [1]
Кэш
L1 Кэш V80: 1K/1K
Архитектура и классификация
Приложение Встроенные системы ,
миникомпьютеры ,
аркадные игры
Технологический узел V60: 1,5/1,2 мкм
V70: 1,5/1,2 мкм
V80: 0,8 мкм
AFPP: 1,2 мкм
Микроархитектура «В60/В70», «В80»
Набор инструкций НЭК В60-В80 [1]
Расширения
  • V80: атомный
Количество инструкций В60/В70: 119
В80: 123
Физические характеристики
Транзисторы
  • В60: 375К
    В70: 385К
    В80: 980К
    АФПП: 433 тыс.
Сопроцессор АФПП (μPD72691)
Пакеты
  • V60: 68-контактный PGA
    V60: 120-контактный QFP
  • V70: 132-контактный PGA
  • V70: 208-контактный QFP
  • V80: 280-контактный PGA
  • AFPP: 68-контактный PGA
Продукты, модели, варианты
Кодовые названия продуктов
  • μPD70616R-16
  • μPD70615GD-16
  • μPD70632R-20
  • μPD70632R-25
  • μPD70632GD-20
  • μPD70832R-25
  • μPD70832R-33
  • μPD72691R-20
История
Предшественник В20-В50
Преемник Серия V800

НЭК V60 [1] [2] - это CISC -микропроцессор , производимый NEC с 1986 года. Было представлено несколько улучшенных версий с той же архитектурой набора команд (ISA): V70 в 1987 году, а также V80 и AFPP в 1989 году. Они пришли на смену [3] семейством продуктов V800 , которое в настоящее время производится компанией Renesas Electronics .

Семейство V60 включает в себя модуль вычислений с плавающей запятой. [4] (FPU), блок управления памятью (MMU) и операционная система реального времени (RTOS) для обеих Unix. систем, ориентированных на пользовательские приложения на базе [5] и I-TRON , ориентированные на аппаратное управление, на базе встроенные системы . Их можно использовать в многопроцессорном отказоустойчивом механизме под названием FRM. Инструменты разработки включали сертифицированную Ada систему MV-4000 и внутрисхемный эмулятор (ICE).

Приложения V60/V70/V80 охватывали широкую область, включая с коммутацией каналов телефонные станции , миникомпьютеры , аэрокосмические системы наведения , [6] текстовые процессоры , промышленные компьютеры и различные аркадные игры .

Введение

[ редактировать ]

НЭК В60 [2] [1] является CISC [7] процессор производства NEC, начиная с 1986 года. [8] Это был первый 32-битный микропроцессор общего назначения , коммерчески доступный в Японии. [9]

Основанный на относительно традиционном для того периода дизайне, [10] [11] [12] [13] [14] V60 радикально отличался от предыдущего 16-битного процессора NEC серии V, V20-V50 . [15] которые были основаны на модели Intel 8086 , [7] хотя V60 имел возможность имитировать V20/V30. [1] : §10 

Согласно документации NEC, это изменение компьютерной архитектуры было связано с растущими требованиями и разнообразием языков программирования высокого уровня . Такие тенденции требовали процессора как с улучшенной производительностью, достигаемой за счет удвоения ширины шины до 32 бит, так и с большей гибкостью, обеспечиваемой большим количеством регистров общего назначения. [2] [1] Это были общие черты чипов RISC . [16] В то время казалось, что переход от CISC к RISC принесет много преимуществ развивающимся рынкам.

Сегодня чипы RISC широко распространены, а конструкции CISC, такие как Intel x86 и 80486 , которые были широко распространены в течение нескольких десятилетий, внутренне используют функции RISC в своих микроархитектурах . [17] [18] По мнению Пэта Гелсингера , обратная двоичная совместимость для устаревшего программного обеспечения важнее, чем изменение ISA. [19]

Обзор

[ редактировать ]

Набор инструкций

[ редактировать ]

V60 ( он же μPD70616) сохранил архитектуру CISC . [20] В его руководстве их архитектура описывается как имеющая «особенности высокопроизводительных мейнфреймов и суперкомпьютеров », с полностью ортогональным набором команд , который включает в себя инструкции неравномерной длины, операции между памятью, включающие манипуляции со строками, и сложные схемы адресации операндов. . [1] [2] [16]

Семья

[ редактировать ]

V60 работает как 32-битный процессор внутри, а снаружи обеспечивает 16-битные данные и 24-битные адреса по шинам. Кроме того, V60 имеет 32 32-битных регистра общего назначения. [1] : §1  Его базовая архитектура используется в нескольких вариантах. V70 (μPD70632), выпущенный в 1987 году, обеспечивает 32-битные внешние шины. Модель V80 (μPD70832), выпущенная в 1989 году. [21] является кульминацией серии: наличие встроенного кэша, предсказателя ветвей и меньшая зависимость от микрокода для сложных операций. [22]

Программное обеспечение

[ редактировать ]

Операционные системы , разработанные для серии V60-V80, обычно ориентированы на операции в реальном времени . В серию было перенесено несколько ОС, включая версии Unix и I-TRON реального времени. [23] [24]

Поскольку V60/V70 использовались в различных японских аркадных играх , их архитектура набора команд эмулируется в MAME симуляторе процессора . [25] Последняя версия открытого исходного кода доступна в GitHub репозитории . [26]

ФРМ

[ редактировать ]

Все три процессора оснащены синхронным многомодульным механизмом блокировки FRM (Functional Redundancy Monitoring) , который обеспечивает отказоустойчивость компьютерных систем . Для этого требуется несколько устройств одной и той же модели, одно из которых затем работает в «главном режиме», а другие устройства слушают главное устройство в «режиме проверки». Если два или более устройств одновременно выдают разные результаты через свои контакты «выхода неисправности», решение большинства голосов может быть принято внешними цепями. Кроме того, с помощью внешнего контакта можно выбрать метод восстановления несовпадающей инструкции — «откат путем повторной попытки» или «накат вперед по исключению». [27] [28] [1] : §11  [21] [29] [30] : §3–229, 266 

Имя контакта ввод/вывод Функция
БРЕЖИМ (FRM) Вход Выберите обычный режим шины (главный) или режим работы FRM (проверка).
БЛОК ( МСМАТ ) Выход Главный выход запрашивает блокировку шины, т.е. приостановку работы шины.
Вывод средства проверки, указывающий, что обнаружено несоответствие
БФРЕЗ Вход Утверждение о приостановке работы автобусов
РТ/ ЭП Вход Выбор ввода для «отката путем повторной попытки» или «наката по исключению»

В60

[ редактировать ]

Работа над процессором V60 началась в 1982 году примерно 250 инженерами под руководством Йоичи Яно. [31] и процессор дебютировал в феврале 1986 года. [32] Он имел шестиступенчатый конвейер, встроенный блок управления памятью и арифметику с плавающей запятой. Он был изготовлен с использованием двухслойной алюминиевой КМОП-технологии по 1,5 мкм правилу проектирования для размещения 375 000 транзисторов на корпусе размером 13,9 × 13,8 мм. 2 . [8] [33] Он работает при напряжении 5 В и изначально был упакован в 68-контактный PGA . [34] Первая версия работала на частоте 16 МГц и имела скорость 3,5 MIPS . [33] Цена образца при запуске была установлена ​​на уровне 100 000 иен (588,23 доллара США). В полномасштабное производство он поступил в августе 1986 года. [33]

Sega Virtua Racing на основе Sega Model 1
( Внешняя ссылка )

Sega использовала этот процессор в большинстве своих игровых автоматов в 1990-х годах; и архитектура Sega System 32 , и Sega Model 1 использовали V60 в качестве основного процессора. (Последний использовал более дешевый вариант μPD70615, [35] который не реализует эмуляцию V20/V30 и FRM. [36] [37] ) V60 также использовался в качестве основного процессора в аркадной архитектуре SSV, названной так потому, что она была разработана совместно Seta , Sammy и Visco . [38] Первоначально Sega рассматривала возможность использования V60 с частотой 16 МГц в качестве основы для своей Sega Saturn консоли ; но после того, как стало известно, что в PlayStation используется процессор MIPS R3000A была выбрана конструкция с двойным SH-2 . с тактовой частотой 33,8 МГц, вместо этого для серийной модели [39]

В 1988 году NEC выпустила комплект под названием PS98-145-HMW. [40] для энтузиастов Unix . В комплект входила процессорная плата V60, которую можно было подключить к выбранным моделям компьютеров серии PC-9800 , а также дистрибутив их порта UNIX System V , PC-UX/V Rel 2.0 (V60) , на 15 8-дюймовых дискетах. . Рекомендованная розничная цена этого комплекта составляла 450 000 иен. [40] Сами компании группы NEC интенсивно использовали процессор V60. Их коммутатор телефонных сетей (АТС), который был одной из первых намеченных целей, использовал V60. В 1991 году они расширили своих текстовых процессоров линейку Bungou Mini (文豪ミニ на японском языке) серий 5SX, 7SX и 7SD, в которых использовался V60 для быстрой обработки контурных шрифтов , а основным системным процессором был NEC V33 с тактовой частотой 16 МГц . [41] [42] Кроме того, варианты микрокода V60 использовались в серии миникомпьютеров NEC MS-4100 , которые в то время были самыми быстрыми в Японии. [43] [44] [45]

В70

[ редактировать ]
V70 (μPD70632GD-20) в упаковке QFP , установлен на Jaleco Mega System32 печатной плате

V70 (μPD70632) усовершенствовал V60 за счет увеличения внешних шин до 32 бит, что соответствует внутренним шинам. Он также был изготовлен из стали толщиной 1,5 мкм с использованием двухслойной технологии. Его размеры 14,35 × 14,24 мм. 2 Кристалл имел 385 000 транзисторов и был помещен в 132-контактный керамический PGA . Его MMU имел поддержку пейджинга по требованию . Его модуль с плавающей запятой соответствовал стандарту IEEE 754 . [29] Версия с частотой 20 МГц достигла максимальной производительности 6,6 MIPS и на момент запуска в августе 1987 года стоила 100 000 иен (719,42 доллара США). Первоначальная производственная мощность составляла 20 000 единиц в месяц. [46] В более позднем отчете описывается, что он изготовлен из КМОП толщиной 1,2 микрометра на пластине размером 12,23 × 12,32 мм. 2 . [21] V70 имел двухтактную внеконвейерную систему внешних шин (T1-T2), тогда как система V60 работала с 3 или 4 тактами (T1-T3/T4). [21] [2] Разумеется, внутренние агрегаты были конвейерными.

V70 использовался Sega в System Multi 32. [47] и Jaleco в своей Mega System 32 . (См. фотографию V70, установленную на печатной плате последней системы .) [48]

Старт рейса 17 H-IIA, частью полезной нагрузки которого был космический корабль Акацуки (климатический орбитальный аппарат Венеры).

JAXA встроило свой вариант V70 с операционной системой I-TRON RX616 в компьютер управления наведением H -IIA ракет-носителей , в такие спутники, как Акацуки (климатический орбитальный аппарат Венеры) и Международную космическую станцию ​​​​Кибо (МКС). ) модуль . [6] [49] [50] Ракеты -носители H-IIA были развернуты внутри страны, в Японии, хотя в их полезную нагрузку входили спутники зарубежных стран. Как описано в дорожной карте LSI (MPU/ASIC) JAXA , этот вариант V70 обозначен как «32-битный MPU (H32/V70)», разработка которого, вероятно, включая этап тестирования (QT), велась «с середины 1980-х до начала 1990-х годов». . [51] : 9  [52] Этот вариант использовался до его замены в 2013 году на 64-битный микропроцессор HR5000, 25 МГц , основанный на архитектуре MIPS64-5Kf . [53] изготовлен компанией HIREC, разработка которой была завершена примерно в 2011 году. [54] [55] [56]

«Сбор данных о космической среде» для V70 проводился на открытом объекте Кибо-МКС.

Элемент Номер детали. SEE (Эффект одного события)
Контролируемый элемент 		Результат [57]
МПУ V70 НАСДА
38510/92101xz 		SEU (расстройство одного события)
SEL (фиксация одного события) 		Не наблюдается
(—2010/9/30)

В80

[ редактировать ]

V80 (μPD70832) [21] был запущен весной 1989 года. Благодаря встроенному кэшу и предсказателю ветвлений NEC 486 он был объявлен журналом Computer Business Review . [58] [59] Производительность V80 была в два-четыре раза выше, чем у V70, в зависимости от приложения. Например, по сравнению с V70, V80 имел 32-битный аппаратный множитель, который уменьшал количество циклов, необходимое для выполнения машинной инструкции целочисленного умножения, с 23 до 9. (Более подробные различия см. в разделе об аппаратной архитектуре ниже. ) V80 был изготовлен по 0,8-микрометровой КМОП-технологии на площади кристалла 14,49 × 15,47 мм. 2 , реализуя 980 000 транзисторов. Он был упакован в 280-контактный PGA и работал на частотах 25 и 33 МГц с заявленной пиковой производительностью 12,5 и 16,5 MIPS соответственно. V80 имел отдельные встроенные кэши по 1 КБ как для инструкций, так и для данных. с 64 входами Он имел предиктор ветвей , благодаря чему прибавлялся 5% прирост производительности. Стартовая цена V80 была указана как эквивалентная 1200 долларам за модель с частотой 33 МГц и 960 долларам за модель с частотой 25 МГц. Предположительно, на 1990 год была запланирована модель на 45 МГц, [59] но это не осуществилось.

V80 с чипами uPD72691 co-FPP и простыми периферийными чипами μPD71101 использовался для промышленного компьютера под управлением RX-UX832 операционной системы UNIX реального времени и оконной системы на основе X11-R4 . [60] [61]

AFPP (со-FPP)

[ редактировать ]

Усовершенствованный процессор с плавающей запятой (AFPP) (μPD72691) — это сопроцессор для арифметических операций с плавающей запятой. [62] Сами V60/V70/V80 могут выполнять арифметические операции с плавающей запятой, но они очень медленны, поскольку у них нет оборудования, предназначенного для таких операций. В 1989 году, чтобы компенсировать V60/V70/V80 их довольно слабую производительность с плавающей запятой, NEC выпустила этот 80-битный сопроцессор с плавающей запятой для 32-битной одинарной точности , 64-битной двойной точности и 80-битной расширенной точности. операции в соответствии со спецификациями IEEE 754 . [4] [21] Этот чип имел производительность 6,7 MFLOPS и выполнял векторно- матричное умножение при работе на частоте 20 МГц. Он был изготовлен с использованием КМОП-технологии с двойным металлическим слоем толщиной 1,2 микрометра, в результате чего на корпусе размером 11,6 × 14,9 мм было получено 433 000 транзисторов. 2 . [4] Он был упакован в 68-контактный PGA . Этот сопроцессор подключался к V80 через выделенную шину, а к V60 или V70 — через общую главную шину, что ограничивало пиковую производительность. [21]

Аппаратная архитектура

[ редактировать ]

V60/V70/V80 имели базовую архитектуру. У них было тридцать два 32-битных регистра общего назначения , причем последние три из них обычно использовались в качестве указателя стека , указателя кадра и указателя аргумента , что хорошо соответствовало высокого уровня языков компиляторов соглашениям о вызовах . [29] [63] V60 и V70 имеют 119 машинных инструкций. [29] при этом это число немного увеличено до 123 инструкций для V80. Инструкции имеют неодинаковую длину , от одного до 22 байтов. [1] и возьмем два операнда, оба из которых могут быть адресами в основной памяти. [21] Изучив справочное руководство по V60, Пол Викси описал его как «архив, очень похожий на VAX , с режимом эмуляции V20/V30 (что [...] означает, что он может работать с программным обеспечением Intel 8086/8088)». [64]

V60–V80 имеет встроенный блок управления памятью (MMU). [8] [62] который делит размером 4 ГБ виртуальное адресное пространство на четыре секции по 1 ГБ, причем каждая секция дополнительно делится на 1024 области по 1 МБ , и каждая область состоит из 256 страниц по 4 КБ . В V60/V70 четыре регистра (от ATBR0 до ATBR3) хранят указатели разделов, но «записи таблиц областей» (ATE) и записи таблиц страниц (PTE) хранятся во внешнем ОЗУ. В V80 были объединены регистры ATE и ATBR, которые оба являются встроенными, и только записи PTE хранятся во внешней оперативной памяти, что позволяет быстрее выполнять промахи в буфере резервного преобразования трансляции (TLB) за счет исключения одного чтения из памяти. [21]

Буферы резервного перевода на V60/70 являются полностью ассоциативными на 16 записей, замена которых осуществляется микрокодом . V80, напротив, имеет двусторонний набор ассоциативных TLB на 64 записи, замена которых осуществляется аппаратно. Замена TLB заняла в V70 58 тактов и нарушила конвейерное выполнение других инструкций. На V80 замена TLB занимает всего 6 или 11 циклов в зависимости от того, находится ли страница в той же области; В V80 больше не происходит сбоев конвейера из-за замены отдельного аппаратного блока TLB, который работает параллельно с остальной частью процессора. [21]

Все три процессора используют один и тот же механизм защиты: 4 уровня защиты устанавливаются через слово состояния программы , причем кольцо 0 представляет собой привилегированный уровень, который может получить доступ к специальному набору регистров процессоров. [21]

Все три модели поддерживают трехрежимную конфигурацию резервирования с тремя процессорами, используемыми в византийской схеме отказоустойчивости с зависанием шины, повтором инструкций и сигналами замены чипа. [21] [28] V80 добавил сигналы четности к своим шинам данных и адресам. [21]

Строковые операции были реализованы в микрокоде в V60/V70; но этому способствовал аппаратный блок управления данными , работающий на полной скорости шины в V80. Это сделало операции со строками в V80 примерно в пять раз быстрее, чем в V60/V70. [21]

Все операции с плавающей запятой в основном реализованы в микрокоде во всем семействе процессоров и поэтому выполняются довольно медленно. В V60/V70 32-битные операции с плавающей запятой занимают 120/116/137 тактов сложения/умножения/деления, а соответствующие 64-битные операции с плавающей запятой занимают 178/270/590 тактов. V80 имеет некоторую ограниченную аппаратную поддержку для этапов операций с плавающей запятой — например, разложения на знак, показатель степени и мантиссу — таким образом, его блок операций с плавающей запятой, как утверждалось, был в три раза эффективнее, чем у V70, с 32-кратным битовые операции с плавающей запятой, занимающие 36/44/74 такта, и 64-битные операции, занимающие 75/110/533 такта (сложение/умножение/деление). [21]

Операционные системы

[ редактировать ]

Unix (не в реальном времени и в реальном времени)

[ редактировать ]

NEC портировала несколько вариантов операционной системы Unix на свои процессоры V60/V70/V80 для систем, ориентированных на пользовательские приложения, в том числе систем реального времени. Первая версия порта NEC UNIX System V для V60 называлась PC-UX/V Rel 2.0 (V60). [65] (Также см. фотографии по внешним ссылкам ниже.) NEC разработала вариант Unix с упором на работу в реальном времени для работы на V60/V70/V80. Названный UNIX RX-UX 832 реального времени, он имеет двухуровневую структуру ядра, при этом все планирование задач выполняется ядром реального времени. [5] Также была разработана многопроцессорная версия RX-UX 832 под названием MUSTARD (Многопроцессорная Unix для встраиваемых систем реального времени). [66] Прототип компьютера на базе MUSTARD использует восемь процессоров V70. Он использует функцию FRM и может настраивать и изменять конфигурацию мастера и средства проверки по запросу. [67] [68]

Я-ТРОН (в реальном времени)

[ редактировать ]

, ориентированных на аппаратное управление Для встроенных систем , I-TRON под названием RX616. компания NEC для V60/V70 реализовала операционную систему реального времени на базе [27] [23] 32-битный RX616 был непрерывным форком 16-битного RX116 , который был для V20-V50 . [46] [24]

FlexOS (реального времени)

[ редактировать ]

В 1987 году компания Digital Research, Inc. также объявила, что планирует портировать FlexOS на V60 и V70. [69]

CP/M и DOS (устаревшая 16-битная версия)

[ редактировать ]

V60 также мог запускать программы CP/M и DOS (перенесенные из серии V20-V50) с использованием режима эмуляции V20/V30. [33] Согласно статье 1991 года в InfoWorld , компания Digital Research в какой-то момент работала над версией Concurrent DOS для V60; но он так и не был выпущен, поскольку процессоры V60/V70 не импортировались в США для использования в клонах ПК. [70]

Инструменты разработки

[ редактировать ]

Кросс-компиляторы C/C++

[ редактировать ]

В составе набора инструментов разработки и интегрированной среды разработки (IDE) у NEC был собственный компилятор C , PKG70616 «Пакет инструментов для создания программного обеспечения для V60/V70». [71] Кроме того, GHS ( Green Hills Software ) создала собственный компилятор C режима (MULTI), а MetaWare, Inc. (в настоящее время Synopsys , через ARC International ) создала один для V20/V30 (Intel 8086) с режимом эмуляции, названный High C. /С++. [72] [18] : признание Cygnus Solutions (в настоящее время Red Hat ) также портировала GCC как часть форка расширенной системы компилятора GNU (EGCS). [73] но, похоже, это не публично. [74] [75]

По состоянию на 2018 год , каталог necv70, специфичный для процессора, по-прежнему сохраняется в новых библиотеках языка C (libc.a и libm.a) от RedHat . [76] Судя по всему, на Sourceware.org недавно было проведено техническое обслуживание. Последний исходный код доступен в его git -репозитории . [77]

MV-4100 Ada 83 – сертифицированная система

[ редактировать ]

Сертифицированная Ada 83 «платформенная система» получила название MV-4000, сертифицированную как «MV4000». Эта сертификация была проведена на целевой системе, в которой использовалась операционная система реального времени UNIX RX-UX 832, работающая в системе на базе VMEbus (IEEE 1014) с подключенной процессорной платой V70. Хостом кросс-компилятора была инженерная компания NEC. Рабочая станция EWS 4800 , чья хостовая операционная система EWS-US/V также была UNIX System V. основана на [78] [79] [80] [81]

Процессор получил валидацию Ada-83 от AETECH, Inc. [78] выполнение тестов проверки возможностей компилятора Ada . [82]

Имя системы Номер сертификата Тип компилятора ХОСТ-машина ХОСТОС ЦЕЛЬ Машина ЦЕЛЕВАЯ ОС
Система компиляции NEC Ada для EWS-UX/V до V70/RX-UX832, версия 1.0 910918С1.11217 База НЭК EWS4800/60 ЭВС-UX/В Р8.1 НЭК МВ4000 RX-UX832 V1.6
Система компиляции NEC Ada для версий от EWS-UX/V (выпуск 4.0) до V70/RX-UX832, выпуск 4.1 (4.6.4) 910918С1.11217 Полученный EWS4800 Суперстанция серии RISC EWS-UX/V(R4.0) R6.2 НЭК МВ4000 RX-UX832 V1.63
Особенности МВ-4000 [79]
Системная шина: IEEE1014 D1.2/IEC821 Rev C.1 (8 слотов)
Шина расширения: шина кэша IEC822 Rev C или V70 (6 слотов)
Встроенный 3,5-дюймовый жесткий диск SCSI объемом 100 Мбайт (отформатированный)
Встроенный 3,5-дюймовый дисковод для гибких дисков емкостью 1 Мбайт 1
Расширение SCSI (1 канал)
Оценка электромагнитных помех: VCCI - 1 вид

Комплекты оценочных плат

[ редактировать ]

NEC выпустила несколько комплектов сменных оценочных плат для V60/V70.

Детали №. Описания Примечания
EBIBM-7061UNX Ведомая плата сопроцессора V60 с Unix для PC-XT / AT с PC-UX /V версии 2.0 (V60)
PS98-145-HMW Ведомая плата сопроцессора V60 с Unix для NEC PC-9801 с PC-UX /V версии 2.0 (V60)
EBIBM-70616SBC Одноплатный компьютер V60 для Multibus I
Часть МВ-4000 Одноплатный компьютер V70 для VMEbus Ада 83 сертифицирован

Внутрисхемный эмулятор

[ редактировать ]

Встроенная поддержка отладки программного обеспечения с помощью IE-V60

[ редактировать ]

Компания NEC создала свой собственный полный (не ПЗУ и не JTAG ) внутрисхемный эмулятор на основе датчиков IE-V60 на базе V60, поскольку сами чипы V60/V70 обладали возможностями эмулятора. IE-V60 был первым внутрисхемным эмулятором V60, произведенным NEC. Он также имел функцию программатора PROM. Раздел 9.4, с. 205 [2] NEC описала это как «удобную для пользователя функцию отладки программного обеспечения». Чипы имеют различные исключения-перехваты, такие как чтение (или запись) данных по указанному пользователем адресу и 2 точки останова одновременно. Раздел 9 [1]

Выводы состояния внешней шины

[ редактировать ]

Внешняя шинная система указывает состояние своей шины с помощью трех контактов состояния, которые предоставляют три бита для сигнализации таких условий, как первая выборка инструкции после перехода, непрерывная выборка инструкций , TLB доступ к данным , одиночный доступ к данным и последовательный доступ к данным . Раздел 6.1, с. 114 [2]

СТ[2:0] Описание
111 Получение инструкции
011 Получение инструкции после ветки
101 «TLB» Доступ к данным
100 «базовой таблицы системы (векторов прерываний и исключений)» Доступ к данным
011 Единый доступ к данным
010 Доступ к данным по короткому пути (пропущенный адрес при чтении после записи)
001 Последовательный доступ к данным

Отладка с помощью V80

[ редактировать ]

Эти функции отладки программного и аппаратного обеспечения также были встроены в V80. Однако у V80 не было внутрисхемного эмулятора , возможно, потому, что наличие такого программного обеспечения, как RX-UX 832 реального времени UNIX и RX616 реального времени, I-TRON делало такую ​​функцию ненужной. После загрузки Unix нет необходимости во внутрисхемном эмуляторе для разработки драйверов устройств или прикладного программного обеспечения . Что необходимо, так это C компилятор , кросс-компилятор и отладчик экрана , например GDB-Tk , который работает с целевым устройством.

HP 64758

[ редактировать ]

Hewlett-Packard (в настоящее время Keysight на базе зондового модуля ) предложила аппаратное обеспечение внутрисхемной эмуляции для V70, построенное на базе HP 64700 . систем серии [83] [84] преемник серии HP 64000 , в частности HP 64758. [85] [86] [83] Он включает функцию трассировки, подобную логическому анализатору . Это испытательное оборудование отображает дизассемблированный исходный код также автоматически с отображением данных трассировки и без объектного файла . [83] и отображает языка высокого уровня исходный код , если исходный код и объектные файлы предоставлены и они были скомпилированы в формате DWARF . Интерфейс для V60 (10339G) тоже был в каталоге, [86] но длинный кабель зондовой капсулы требовал устройств «специального класса», то есть высокоскоростного класса V70.

HP 64758: основные блоки, субблоки и размещенный интерфейс

Продукт Описание
64758А Эмулятор V70 20 МГц с 512 КБ памяти для эмуляции
64758AX Одноразовое обновление
64758Б Эмулятор V70 20 МГц с 1 МБ памяти для эмуляции
64758Г Подсистема эмуляции V70, 20 МГц, 512 КБ
64758H Подсистема эмуляции V70, 20 МГц, 1 МБ
64758С V70 (uPD70632) – размещенный пользовательский интерфейс

Опции программного обеспечения

Продукт Описание
64879Л Ассемблер/Компоновщик V70, однопользовательская лицензия
64879М Ассемблер/Компоновщик V70, носители и руководства
64879У Многопользовательская лицензия V70 Assembler/Linker

Варианты оборудования

Продукт Описание
B3068B Графический интерфейс пользователя, размещенный на V70
10339Г Интерфейс NEC V60
Е2407А Интерфейс NEC V70

недостатки

[ редактировать ]

V80 Стратегический провал микроархитектуры

[ редактировать ]

На этапе разработки считалось, что V80 будет иметь такую ​​же производительность, как Intel 80486 . [87] но в итоге у них появилось много разных функций. Внутреннее выполнение каждой инструкции V80 требовало как минимум двух циклов, а i486 — одного. Внутренний конвейер V80 казался асинхронным с буферизацией , но у i486 он был синхронным . Другими словами, внутренняя микроархитектура V80 была CISC , а у i486 — RISC . Обе их ISA допускали длинные неоднородные инструкции CISC , но у i486 была более широкая 128-битная шина внутренней кэш-памяти , а у V80 - 32-битная ширина. Эту разницу можно увидеть на фотографиях их штампов. [21] [18] [22] [17] Дизайн был фатальным с точки зрения производительности, но NEC не стала его менять. NEC могла бы перепроектировать физическую конструкцию , сохранив тот же уровень передачи регистров , но этого не сделала.

Отсутствие коммерческого успеха

[ редактировать ]

Архитектура V60-V80 не имела большого коммерческого успеха. [32]

V60, V70 и V80 были указаны в каталогах NEC 1989 и 1990 годов в упаковке PGA . [88] [89] В каталоге NEC 1995 года все еще были указаны V60 и V70 (не только в версии PGA, но и в упаковке QFP , а также включен недорогой вариант V60 под названием μPD70615, в котором исключена эмуляция V20/V30 и функция FRM). наряду с различными чипсетами; но V80 в этом каталоге не предлагался. [36] В издании того же каталога 1999 года больше не было продуктов V60-V80. [90]

Преемники

[ редактировать ]

Серия V800

[ редактировать ]

В 1992 году NEC выпустила новую модель — 32-битный микроконтроллер серии V800 ; но у него не было блока управления памятью (MMU). [91] Он имел архитектуру на основе RISC , вдохновленную архитектурами Intel i960 и MIPS , а также другими инструкциями процессора RISC, такими как JARL (Jump and Register Link) и архитектура загрузки-сохранения .

В это время огромные программные активы V60/V70, такие как Unix реального времени, были заброшены и никогда не возвращались своим преемникам, чего Intel избежала.

Серия V800 имела три основных варианта: семейства V810, V830 и V850 . [92] [3] [93]

V820 (μPD70742) был простым вариантом V810 (μPD70732), но с периферийными устройствами.

Обозначение V840 могло быть пропущено из-за тетрафобии японцев (см. стр. 58). [36] ). Одно из японских произношений буквы «4» означает «смерть», поэтому избегайте названий, напоминающих такие, как Дозорный Смерти Ши-бан (цифра 4 – Ши-бан) Баг ( 死番虫 , точнее « Жук Дозора Смерти »).

В 2005 году уже наступила эра V850 , и семейство V850 пользовалось большим успехом. [94] По состоянию на 2018 год оно называется семейством Renesas V850 и семейством RH850 с ядрами ЦП V850/V850E1/V850E2 и V850E2/V850E3 соответственно. Эти ядра ЦП расширили возможности ISA исходного ядра V810; [95] работает с компилятором V850. [96]

Современное программное моделирование

[ редактировать ]

МАМЕ

[ редактировать ]

Поскольку V60/V70 использовались во многих японских аркадных играх , MAME (от «Эмулятор нескольких аркадных автоматов»), который имитирует несколько старых аркадных игр для энтузиастов, включает в себя симулятор ЦП для их архитектуры набора команд . [25] Это своего рода симулятор набора команд , предназначенный не для разработчиков, а для пользователей.

Он поддерживается командой разработчиков MAME . Последняя версия открытого исходного кода , написанная на C++ , доступна в GitHub репозитории . [97] Коды операций в файле optable.hxx точно такие же, как у V60. [1]

См. также

[ редактировать ]

Ссылки

[ редактировать ]
  1. ^ Перейти обратно: а б с д и ж г час я дж к л НЭК (ноябрь 1986 г.). Справочное руководство программиста μPD70616 (ПРЕДВАРИТЕЛЬНОЕ издание). Интернет-архив, некоммерческая организация 501(c)(3).
    Доступны EPUB, KINDLE, PDF, PDF с текстом, ПОЛНЫЙ ТЕКСТ и т. д.
  2. ^ Перейти обратно: а б с д и ж г Кани, доктор Кенджи (апрель 1987 г. Микрокомпьютер серии V 2 [ Микрокомпьютер серии V 2 ). ] (на японском языке ISBN  978-4621031575 .
    В этой книге описывается 32-битный микропроцессор V60, впервые разработанный корпорацией NEC в Японии. [В этой книге описывается V60, 32-битный микропроцессор, впервые разработанный в Японии компанией NEC.]
  3. ^ Перейти обратно: а б Сузуки, Хироаки; Сакаи, Тошичика; Харигай, Хисао; Яно, Ёичи (25 апреля 1995 г.). «32-битный КМОП-микропроцессор 0,9 В, 2,5 МГц» . Транзакции IEICE по электронике . Е78-С (4): 389–393. ISSN   0916-8516 . Проверено 9 января 2018 г.
    Краткое содержание:
    32-битный RISC-микропроцессор V810, имеющий 5-ступенчатую конвейерную структуру и кэш инструкций с прямым отображением объемом 1 Кбайт, реализует работу на частоте 2,5 МГц при напряжении 0,9 В и потребляемой мощности 2,0 мВт. Напряжение питания можно снизить до 0,75 В. Чтобы преодолеть узкий запас по шуму, все сигналы настраиваются на размах амплитуды с помощью псевдостатической схемы. Чип изготовлен по технологии КМОП с двойным металлическим слоем толщиной 0,8 мкм, позволяющей объединить 240 000 транзисторов на кристалле толщиной 7,4 мм и 7,1 мм.
  4. ^ Перейти обратно: а б с Накаяма, Т.; Харигай, Х.; Кодзима, С.; Канеко, Х.; Игараси, Х.; Тоба, Т.; Ямагами, Ю.; Яно, Ю. (октябрь 1989 г.). «Сопроцессор с плавающей запятой производительностью 6,7 MFLOPS и векторными/матричными инструкциями». Журнал IEEE твердотельных схем . 24 (5): 1324–1330. Бибкод : 1989IJSSC..24.1324N . дои : 10.1109/jSSC.1989.572608 . ISSN   1558-173X .
    Абстрактный:
    Описан 80-битный сопроцессор с плавающей запятой, реализующий 24 векторно-матричные инструкции и 22 математические функции. Этот процессор может одновременно выполнять сложение/округление чисел с плавающей запятой и конвейерное умножение под управлением микроинструкций горизонтального типа. Метод деления SRT и тригонометрический алгоритм CORDIC используются для обеспечения оптимального соотношения цены и качества. Производительность 6,7 MFLOPS при векторно-матричном умножении на частоте 20 МГц достигнута за счет использования параллельных операций. Команда вектора/матрицы выполняется примерно в три раза быстрее, чем обычные инструкции сложения и умножения. Микросхема изготовлена ​​по технологии КМОП с двойным металлическим слоем толщиной 1,2 мкм и содержит 433000 транзисторов на кристалле размером 11,6*14,9 мм/sup 2/.
  5. ^ Перейти обратно: а б Мизухаси, Юкико; Терамото, Мсаноро (август 1989 г.). «Операционная система UNIX реального времени: RX-UX 832». Микропроцессинг и микропрограммирование . 27 (1–5): 533–538. дои : 10.1016/0165-6074(89)90105-1 .
    Абстрактный:
    В этом документе описываются требования к операционным системам UNIX реального времени, концепция проектирования и реализация операционной системы UNIX реального времени RX-UX 832 для микропроцессоров v60/v70, которые являются 32-разрядными микропроцессорами NEC. RX-UX 832 реализован на основе структуры строительных блоков, состоящей из трех модулей: ядра реального времени, файлового сервера и супервизора Unix. Чтобы гарантировать ответственность в режиме реального времени, было введено несколько усовершенствований, таких как схема планирования задач с фиксированным приоритетом, файловая система смежных блоков и функции отказоустойчивости.
    Таким образом, RX-UX 832 позволяет разработчикам систем использовать стандарт Unix в качестве человеко-машинного интерфейса для создания отказоустойчивых систем со сложной функциональностью и предоставляет высококачественные программные приложения на высокопроизводительных микрочипах.
  6. ^ Перейти обратно: а б «Акацуки: На Венере снова восходит рассвет» . 11 декабря 2015 года . Проверено 7 января 2018 г.
  7. ^ Перейти обратно: а б Харденберг, Хэл В. (1988). «RISC CISC и Fabs». Журнал программиста . 6 (2). Авангардные произведения: 15.
    До сих пор мы не упомянули два 32-битных CISC-чипа: NEC V60/70 и семейство AT&T WE32. В отличие от NEC V20/25/30/50, V60/70 не основан на архитектуре Intel. NEC ориентирует V60/70 на встроенные приложения, ...     Google Книги
  8. ^ Перейти обратно: а б с Ямахата, Хитоши; Комото, Ясухико, Тадааки (06 февраля 1987 г.) ) ( отчеты SIG 43-2 (на японском языке). Технические PDF (1986-ARC-043)). Японское общество обработки информации: 1–8.
    В этом отчете будет описан однокристальный 32-битный микропроцессор CMOS VLSI V60. Он был реализован с использованием технологии КМОП с двойным металлическим слоем и нормой проектирования 1,5 мкм для интеграции 375 000 транзисторов. Он объединяет блок управления виртуальной памятью для подкачки по запросу и операций с плавающей запятой, которые соответствуют стандарту с плавающей запятой IEEE-754. Используя режим эмуляции V20/V30, он может напрямую выполнять объектные программы 16-битного процессора (V30). Форматы инструкций подходят для этапа генерации кода компиляторов. Для языка высокого уровня и операционной системы предусмотрено 237 инструкций. Он может выполнять 3,5 MIPS (миллиона инструкций в секунду) при частоте 16 МГц и 16-битной шине данных.
  9. ^ Сакамура, Кен (апрель 1988 г.). «Последние тенденции» (PDF) . IEEE микро . 8 (2): 10–11. ISSN   0272-1732 . Проверено 8 января 2018 г.
    V60/V70, собственный процессор NEC, является первым коммерческим 32-разрядным микропроцессором общего назначения в Японии.
  10. ^ Роуэн, К.; Пржбыльский, С.; Жуппи, Н. ; Гросс, Т.; Шотт, Дж.; Хеннесси, Дж. (1984). «Конвейерный 32b NMOS-микропроцессор». 1984 Международная конференция IEEE по твердотельным схемам. Сборник технических статей . Том. ХXVII. стр. 180–181. дои : 10.1109/ISSCC.1984.1156607 . S2CID   42147153 .
    Стэнфордский МИПС
  11. ^ Шерберн, RW; Катевенис, MGH; Паттерсон, округ Колумбия; Блесток, Швейцария (1984). «32-битный NMOS-микропроцессор с большим регистровым файлом». Журнал IEEE твердотельных схем . 19 (5): 682–689. Бибкод : 1984IJSSC..19..682S . дои : 10.1109/JSSC.1984.1052208 . ISSN   0018-9200 . S2CID   23195124 .
    УКБ РИСК-II
  12. ^ Риордан, Т.; Гревал, врач общей практики; Сюй, С.; Кинсель, Дж.; Либби, Дж.; Марш, Р.; Миллс, М.; Райс, П.; Скофилд, Р. (1988). «Система MIPS M2000». Материалы Международной конференции IEEE 1988 года по компьютерному дизайну: СБИС . стр. 366–369. дои : 10.1109/ICCD.1988.25724 . ISBN  0-8186-0872-2 . S2CID   60801545 .
    МИПС М2000 (Р2000)
  13. ^ Намджу, М.; Агравал, А.; Джексон, округ Колумбия; Куах, Л. (1988). «Реализация вентильной матрицы КМОП архитектуры SPARC» . Дайджест статей. COMPCON Весна 88 Тридцать третья международная конференция IEEE Computer Society . стр. 10–13 . дои : 10.1109/CMPCON.1988.4818 . ISBN  0-8186-0828-5 . S2CID   21078114 .
    СПАРК, 1-го поколения.
  14. ^ Кон, Л.; Фу, Юго-Запад (1989). «Микропроцессор на 1 000 000 транзисторов». Международная конференция IEEE по твердотельным схемам, 1989 г. ISSCC. Сборник технических статей . стр. 54–55. дои : 10.1109/ISSCC.1989.48231 . S2CID   58413700 .
    Интел 860
  15. ^ НЭК (июнь 1997 г.). 16-БИТНАЯ СЕРИЯ V; ИНСТРУКЦИЯ (5-е изд.). Интернет-архив, некоммерческая организация 501(c)(3).
    Доступны форматы EPUB, KINDLE, PDF, ПОЛНЫЙ ТЕКСТ и т. д.
  16. ^ Перейти обратно: а б Хеннесси: Стэнфордский университет, Джон Л.; Паттерсон: Калифорнийский университет в Беркли, Дэвид А. (2007). Компьютерная архитектура: количественный подход (Четвертое изд.). Издательство Морган Кауфманн. ISBN  978-0-12-370490-0 .
    Открытый доступ: доступны EPUB, KINDLE, PDF, ПОЛНЫЙ ТЕКСТ и т. д.
  17. ^ Перейти обратно: а б Фу, Б.; Сайни, А.; Гелсингер, П.П. (1989). «Производительность и микроархитектура процессора i486». Материалы Международной конференции IEEE 1989 года по компьютерному дизайну: СБИС в компьютерах и процессорах . стр. 182–187. дои : 10.1109/ICCD.1989.63352 . ISBN  0-8186-1971-6 . S2CID   62082864 .
    Интел 80486
    Абстрактный:
    Микропроцессор i486 включает в себя тщательно настроенный пятиступенчатый конвейер со встроенным кэшем объемом 8 КБ. Различные методы, ранее связанные только с процессорами RISC (компьютер с сокращенным набором команд), используются для выполнения средней инструкции за 1,8 такта. Это на 2,5* меньше, чем у его предшественника, микропроцессора 386. Подробно описаны сравнения конвейера и счетчика тактовых импульсов. Кроме того, имеется встроенный блок вычислений с плавающей запятой, который обеспечивает сокращение счетчика тактовых импульсов на 4* по сравнению с числовым сопроцессором 387. Обсуждаются улучшения и оптимизации микроархитектуры, используемые для достижения этой цели, большинство из которых не требуют интенсивного использования кремния. Все инструкции микропроцессора 386 и цифрового сопроцессора 387 реализованы полностью совместимым образом.
  18. ^ Перейти обратно: а б с Кроуфорд, Дж. Х. (февраль 1990 г.). «ЦП i486: выполнение инструкций за один такт». IEEE микро . 10 (1): 27–36. CiteSeerX   10.1.1.126.4216 . дои : 10.1109/40.46766 . ISSN   0272-1732 .
  19. ^ «Несмотря на устаревший дизайн, x86 по-прежнему остается лидером» . CNET .
  20. ^ Уэйд, Джеймс (1 октября 1996 г.). «Анализ источников и темпов технологических изменений на рынке микропроцессоров на уровне сообщества» . Журнал Академии менеджмента . 39 (5): 1218–1244. дои : 10.2307/256997 . ISSN   0001-4273 . JSTOR   256997 . Спонсорами, не использовавшими технологию RISC, были NEC, AT&T и последователи стандарта TRON. Все три этих микропроцессора были специализированы для пользователей, для которых производительность имела высший приоритет. Микропроцессор Hitachi соответствовал стандарту TRON, высокопроизводительной технологии CISC, которая, как предположили японские разработчики, могла бы стать жизнеспособной альтернативой RISC. Чип AT&T позиционировался как чип, подходящий для создания первоклассных вычислительных систем, подобных мини-компьютерам. Точно так же V60 и V70 NEC были созданы по образцу одного из 36-битных мейнфреймов NEC.
  21. ^ Перейти обратно: а б с д и ж г час я дж к л м н тот п Комото, Ясухико; Сайто, Тацуя; Мой, Казумаса (25 августа 1990 г.). «Обзор 32-битного микропроцессора серии V» (pdf) . Журнал обработки информации . 13 (2): 110–122. ISSN   1882-6652 . Проверено 8 января 2018 г. Открытый доступ
    Абстрактный:
    Достижения в технологии производства полупроводников позволяют интегрировать блок операций с плавающей запятой и блок управления памятью не в один микропроцессорный чип. Они также позволяют разработчикам микропроцессора реализовывать методы, используемые при проектировании мэйнфреймов, особенно в отношении структур конвейеров. Архитектура V60, V70 и V80 стала возможной благодаря этим достижениям. V60 и V70 — первые 32-битные микропроцессоры NEC, включающие в себя почти все функции, необходимые прикладным системам. Набор команд обеспечивает структуру, ориентированную на язык высокого уровня, функции поддержки операционной системы и функции поддержки для высоконадежных систем. V80 также использует ту же архитектуру и обеспечивает более высокую производительность за счет кэш-памяти и механизмов прогнозирования ветвей. V80 достиг производительности в два-четыре раза выше, чем у V70.
  22. ^ Перейти обратно: а б Канеко, Хираоки; Сузуки, Нарико; Вабука, Хироши; Маэмура, Кодзи (1 марта 1990 г.). «Реализация V80 и функций поддержки его системы» . IEEE микро . 10 (2). АКМ: 56–69. дои : 10.1109/40.52947 . ISSN   0272-1732 . S2CID   2634866 .
    Абстрактный:
    Дан обзор архитектуры и общих конструктивных особенностей 11-элементного 32-битного микропроцессора V80, который включает в себя две кэш-памяти по 1 КБ и механизм прогнозирования ветвей, который является новой функцией для микропроцессоров. Обсуждаются функции конвейерной обработки и поддержки V80 для многопроцессорных и высоконадежных систем. Используя функции поддержки V80, были реализованы многопроцессорные и высоконадежные системы без какого-либо падения производительности. Кэш-память и механизм прогнозирования ветвей использовались для улучшения конвейерной обработки. Различные аппаратные средства заменили привычную микропрограмму для обеспечения высокой производительности.
  23. ^ Перейти обратно: а б Симодзима, Такэхико; Терамото, Масанори (1987). «Операционная система реального времени V60». Микропроцессинг и микропрограммирование . 21 (1–5): 197–204. дои : 10.1016/0165-6074(87)90038-X . ISSN   0165-6074 .
    Абстрактный:
    В этом документе описываются требования к 32-битным микропроцессорным операционным системам реального времени, цели проектирования, реализация операционной системы реального времени (RTOS) V60/V70 и ее поддержка программирования.
  24. ^ Перейти обратно: а б Монден, Хироши; Терамото, Такаши; Кога, Масанори (14 марта 1986 г.). ОС реального времени для V60 - На пути к 32-битному I-TRON -» «Исследование к 32-битному I-TRON -] (PDF) Технические отчеты SIG (ARC) (на японском языке, 1985 г. 061) Общества обработки информации: AN10096105. ) (1985-ARC -
  25. ^ Перейти обратно: а б "МАМЕ:/src/emu/cpu/v60/v60.c" . Мамедев.орг. Архивировано из оригинала 22 февраля 2014 г. Проверено 15 февраля 2014 г.
  26. ^ «мамедев/мамэ» . Гитхаб . Проверено 17 мая 2020 г.
  27. ^ Перейти обратно: а б Кимура, С.; Комото, Ю.; Яно, Ю. (апрель 1988 г.). «Реализация V60/V70 и его функции FRM». IEEE микро . 8 (2): 22–36. дои : 10.1109/40.527 . S2CID   9507994 .
    Абстрактный:
    Дано описание V60/V70 — первого коммерческого 32-разрядного микропроцессора общего назначения в Японии. Его функции включают встроенные операции с плавающей запятой, архитектуру, ориентированную на язык высокого уровня, поддержку отладки программного обеспечения и функции поддержки, обеспечивающие высокий уровень надежности системы. Поскольку высокая надежность очень важна, V60/V70 содержит функции поддержки функционального резервирования (FRM). Обсуждение охватывает общие аспекты проектирования, архитектуру, реализацию, обнаружение и контроль опасностей, а также функции FRM. V60/V70 использует спецификацию операционной системы реального времени TRON.
  28. ^ Перейти обратно: а б Яно, Ю.; Комото, Ю.; Сато, Ю. (весна 1988 г.). «Микропроцессор V60/V70 и его системы поддерживают функции» . Дайджест статей. COMPCON Весна 88 Тридцать третья международная конференция IEEE Computer Society . стр. 36–42 . дои : 10.1109/CMPCON.1988.4824 . ISBN  0-8186-0828-5 . S2CID   9186701 .
    Абстрактный:
    Описаны два современных 32-битных микропроцессора V60 и V70 (mu PD70616 и mu PD70632 соответственно) и их функции поддержки операционных систем и систем высокой надежности. Рассмотрены три функции операционной системы, а именно функции поддержки виртуальной памяти, функции переключения контекста и асинхронные функции-ловушки. Обсуждается базовый механизм реализации системы высокой надежности, называемый FRM (мониторинг функционального резервирования). FRM позволяет спроектировать систему, в которой несколько V60 (или V70) образуют конфигурацию, в которой один процессор в системе действует как главный, а другие — как мониторы. Представлена ​​плата FRM, которая использует три V60 в своем резервном ядре.
  29. ^ Перейти обратно: а б с д Такахаши, Тошия; Яно, Ёичи (21 января 1988 г.). «V60/V70アーキテクチャ» [Архитектура микропроцессоров V60/V70] (PDF) . Технические отчеты SIG (на японском языке). 1988 (4(1987-ARC-069)). Общество обработки информации Японии: 57–64. АН10096105.
    В этом отчете описывается архитектура 32-битных микропроцессоров V60/V70. Архитектура объединяет различные функции в одном кремниевом кристалле, такие как богатый набор регистров общего назначения, набор инструкций, ориентированный на язык высокого уровня, обработка данных с плавающей запятой, подходящая для научных приложений, и операция FRM (мониторинг избыточности функций). режим, который поддерживает высоконадежную конфигурацию системы. Эти функции будут представлены.
  30. ^ Справочник микрокомпьютеров 1987 г.: Том. 2 (PDF) . НЭК. Август 1986 г., стр. 3-229–3-232.
  31. ^ Яно, Ёичи (апрель 2012 г.). « История разработки 32-битного микрокомпьютера V60» (PDF) (на японском языке, Музей истории полупроводников). Проверено 8 января 2018 г. .
    «Бис 2012 №75» (pdf) . Бюллетень «Encore» (на японском языке). 75 . Общество специалистов полупроводниковой промышленности: 17–20. Апрель 2012 года . Проверено 8 января 2018 г.
  32. ^ Перейти обратно: а б Дэвид Т. Мете (1991). Технологическая конкуренция в глобальных отраслях: стратегии маркетинга и планирования для американской промышленности . Издательская группа Гринвуд. п. 128. ИСБН  978-0-89930-480-9 .
  33. ^ Перейти обратно: а б с д Dataquest , «Служба японской полупроводниковой промышленности», 1-й квартал 1986 г., стр. 18 (pdf стр. 44 в этом многотомном архиве )
  34. ^ Dataquest , «Японская служба полупроводниковой промышленности», 1-й квартал 1987 г., стр. 18 (pdf стр. 182 в этом многотомном архиве )
  35. ^ "MAME:/src/mame/drivers/model1.c" . Мамедев.орг. Архивировано из оригинала 3 апреля 2014 г. Проверено 15 февраля 2014 г.
  36. ^ Перейти обратно: а б с НЭК (октябрь 1995 г.). «РУКОВОДСТВО ПО ВЫБОРУ ПОЛУПРОВОДНИКОВ» (PDF) (10-е изд.). Архивировано из оригинала (PDF) 4 марта 2016 г.
  37. ^ «Руководство по выбору полупроводников NEC, октябрь 1995 г.» (PDF) . Проверено 25 января 2024 г.
  38. ^ "MAME:/src/mame/drivers/ssv.c" . Мамедев.орг. Архивировано из оригинала 3 апреля 2014 г. Проверено 15 февраля 2014 г.
  39. ^ Ричард Тан. «Пример STS 145 Sega: влияние корпоративного конфликта на игровой дизайн» (PDF) . Архивировано из оригинала (PDF) 22 февраля 2014 г.
    «Изначально Saturn работал на чипе NEC V60 с частотой 16 МГц. Сравните это с процессором PlayStation ( чип MIPS R3000A 32-битный RISC- ), который работает на частоте 33,8 МГц, что почти вдвое превышает скорость. По словам одного из сотрудников Sega, когда Накаяма впервые получил спецификации дизайна что касается PlayStation, он был «самым сумасшедшим, которого я когда-либо видел», вызвав в свой офис весь отдел исследований и разработок, чтобы накричать на них. Была предпринята попытка компенсировать это добавлением еще одного процессора для двойной работы, однако это решение помогло; систему настолько сложно разработать, что, по словам самого Ю Судзуки, «только 1 из 100 программистов сможет использовать весь потенциал Сатурна».
  40. ^ Перейти обратно: а б «Номер модели: PS98-145-HMW, название позиции: PC-UX/V(Rel2.0)(V60)» . Лист продукта NEC.
  41. ^ Bungou Mini 5RX на YouTube с «высокоскоростным сглаживанием контуров шрифта» TV CM
  42. ^ «Bungo mini 5SX, Bungo mini 7SX, Bungo mini 7SD - Компьютерный музей» . Museum.ipsj.or.jp . Проверено 22 апреля 2017 г.
  43. ^ Такео, Сакурай; Осаму, Оидзуми (1986). «Описание суперминикомпьютера NEC серии MS4100, Технический журнал NEC» . Nec技報 (на японском языке). 39 (11). Технический журнал NEC, том 39, выпуск 11, стр. 113–124, ноябрь. 1986: 113–124.
  44. ^ «Серия MS-4100 — Компьютерный музей» . Museum.ipsj.or.jp . Проверено 7 января 2018 г.
  45. ^ «Серия MS4100» . dbnst.nii.ac.jp (на японском языке) . Проверено 8 января 2018 г.
  46. ^ Перейти обратно: а б Dataquest , «Японская служба полупроводниковой промышленности», 2-й квартал 1987 г., стр. 21 (pdf стр. 223 в этом многотомном архиве )
  47. ^ "MAME:/src/mame/drivers/segas32.c" . Мамедев.орг. Архивировано из оригинала 3 апреля 2014 г. Проверено 15 февраля 2014 г.
  48. ^ "MAME:/src/mame/drivers/ms32.c" . Мамедев.орг. Архивировано из оригинала 3 апреля 2014 г. Проверено 15 февраля 2014 г.
  49. ^ «РУКОВОДСТВО ПО Кибо» (PDF) . ДЖАКСА. Сентябрь 2007. с. 101.
  50. ^ «Полезная нагрузка, прикрепленная к оборудованию для сбора данных о космической среде (SEDA/AP)» . iss.jaxa.jp. ​ДЖАКСА. 30 марта 2007 г.
  51. ^ «Дорожная карта LSI (MPU/ASIC) JAXA, стр. 9; без передней панели» (PDF) . Статус разработки критически важных деталей JAXA, 2008 г. ДЖАКСА.
  52. ^ «Состояние разработки деталей JAXA EEE» (PDF) . Статус разработки критически важных деталей JAXA, 2008 г. ДЖАКСА.
  53. ^ Техническое описание процессорного ядра MIPS64 5Kf (PDF) (изд. 01.04). MIPS Technologies Inc., 31 января 2005 г. Архивировано из оригинала (PDF) 20 февраля 2018 г.
  54. ^ ХАЯСИ, Н. Компьютер управления наведением ракеты-носителя , Технический журнал NEC, Vol. 6, № 1/2001, стр. 145-148.
  55. ^ «База данных деталей и материалов, сертифицированных JAXA EEE: критические детали» . ДЖАКСА . Проверено 7 января 2018 г.
  56. ^ Войка, Алекс (29 июля 2015 г.). «Назад в будущее: 64-битный процессор MIPS исследует происхождение Солнечной системы – MIPS» . mips.com . МИПС. Архивировано из оригинала 20 февраля 2018 г.
  57. ^ «Оборудование для сбора данных о космической среде - прикрепленная полезная нагрузка (SEDA-AP) на МКС - открытый комплекс «Кибо»] (PDF) (на японском языке). стр. 52–53. Архивировано из оригинала (PDF) в 2018 г. - 01-26.
  58. ^ NEC ВЫПУСКАЕТ V80 ОТВЕТ НА INTEL 80486 - Computer Business Review, 15 марта 1989 г. Черный список: www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
  59. ^ Перейти обратно: а б NEC МОЖЕТ ИМЕТЬ ПРЕИМУЩЕСТВО С СВОИМ 930 000 ТРАНЗИСТОРОВ V80, ОТВЕТ НА INTEL 80486 - Computer Business Review, 6 апреля 1989 г. Черный список: www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
  60. ^ ОСАМУ, ЦУДЗИ; САТОРУ, КОМИЯМА; ТОШИЮКИ, ДОИ; ТЭЦУЯ, ИВАКИ (июль 1992 г.) «Оборудование обработки информации. Промышленный компьютер . MU.PORT-III ». [Мейден Джихо] (на японском языке) (225): 24–. 32. ISSN   0386-1570 .
  61. ^ ; ТОСИО, КАРАКАМА (май 1993 г.) «Применение промышленного компьютера. MU.PORT-III. ХИСАО, САСАКИ; АКИРА, САТО » (230): 41–44 ISSN   0386-1570 .
  62. ^ Перейти обратно: а б Маджити, Кеннет (1987). «Новое поколение микропроцессоров». IEEE микро . 7 (4): 4–5. дои : 10.1109/MM.1987.304873 . ISSN   0272-1732 .
    Японцы столь же агрессивно разрабатывают новые высокопроизводительные микропроцессоры. Микропроцессоры NEC V60 и V70 используют архитектуру, включающую не только MMU, но и встроенный в кристалл арифметический блок с плавающей запятой. Hitachi и Fujitsu совместно создали семейство микропроцессоров, адаптированных к операционной системе TRON. Эти процессоры включают в себя конвейеры инструкций, а также кэши инструкций и стека. Однако, в отличие от NEC, их функция FPU отсутствует.
  63. ^ «Внутреннее устройство компилятора GNU» .
  64. ^ «Группы Google – Некоторые комментарии к NEC V60/V70» . Проверено 22 апреля 2017 г.
  65. ^ Масанори, Терамото; Ёсихико, Вада; Юкико, Сигэру, Кавамата (октябрь 1986 г.) «Портирование системы UNIX V на системы V60» (pdf) . Материалы лекций национальной конференции (на японском языке) . по архитектуре ( Информационное общество Японии и оборудованию: 163–164 . Проверено 07 января 2018 г. ) .
  66. ^ Норихиса Судзуки (январь 1992 г.). Многопроцессорная обработка с общей памятью . МТИ Пресс. п. 195. ИСБН  978-0-262-19322-1 .
  67. ^ «Международный симпозиум по многопроцессорной обработке с общей памятью (ISSMM)» (PDF) . Научно-информационный бюллетень . Том. 16, нет. 3. Азиатский офис военно-морских исследований. Июль – сентябрь 1991 г., стр. 2–3. Архивировано (PDF) из оригинала 1 марта 2021 г.
  68. ^ Сузуки, Норихиса, изд. (1992). Многопроцессорная обработка с общей памятью . МТИ Пресс. стр. 195 и далее. ISBN  978-026219322-1 .
  69. ^ «Digital Research запускает производственную операционную систему реального времени FlexOS 286» . Обзор компьютерного бизнеса . 15 января 1987 г. Архивировано из оригинала 18 января 2013 г. Проверено 15 сентября 2018 г.
  70. ^ Бретт Гласс (6 мая 1991 г.). «Линия ответа» . InfoWorld : 72. ISSN   0199-6649 .
  71. ^ НЭК. «Справочник по микропроцессорам и периферийным устройствам» .
  72. ^ «MetaWare High C/C++» . ЭДМ/2.
  73. ^ Решения Cygnus. "gcc/gcc-926/config.sub" . Apple Inc. Проверено 7 января 2018 г.
  74. ^ Cygnus Solutions (25 февраля 1999 г.). «Патч для замены CYGNUS LOCAL на EGCS LOCAL в config.sub» . gcc-patches (список рассылки).
    Привет, ребята,
    Я хотел бы представить следующий патч. Он переименовывает все вхождения CYGNUS LOCAL в EGCS LOCAL, что кажется немного более точным! :-)
    Ваше здоровье
    Ник
  75. ^ Cygnus Solutions (25 февраля 1999 г.). «Re: Патч для замены CYGNUS LOCAL на EGCS LOCAL в config.sub» . gcc-patches (список рассылки).
    Мне это кажется ошибочным упражнением.
    Если изменения действительно касаются Cygnus, их не должно быть в Egcs. В противном случае их следует объединить в мастер-копию config.sub (мейнтейнер которого, кстати, Бен!).
  76. ^ «Встраивание с помощью GNU: Newlib» . Встроенный. 28 декабря 2001 г. Проверено 2 октября 2023 г.
  77. ^ «Newlib-cygwin.git/история» . Sourceware.org . 2020 . Проверено 22 мая 2020 г.
  78. ^ Перейти обратно: а б «Список сертифицированных процессоров Ada 83» . Архив.adaic.com. 31 марта 1998 г. Проверено 15 февраля 2014 г.
  79. ^ Перейти обратно: а б «МВ-4000» . Чипкаталог.com. Архивировано из оригинала 07 января 2018 г. Проверено 15 февраля 2014 г.
  80. ^ История серии 48 (относится к компьютерам EWS 4800 NEC)
  81. ^ Рэтклифф, Марк, изд. (1995). Ежегодник Ады, 1995 год . IOS Пресс . п. 198. ИСБН  9789051992182 . Проверено 22 мая 2020 г.
  82. ^ «Процедуры проверки компилятора Ada – версия 5.0» . Ассоциация ресурсов Ады . 18 ноября 1997 года . Проверено 22 мая 2020 г.
  83. ^ Перейти обратно: а б с «Эмуляторы HP и решения для разработки микропроцессоров NEC серии V» (PDF) . Ключевой взгляд. п. 13 . Проверено 7 января 2018 г.
  84. ^ «Музей компьютеров HP» . Проверено 7 января 2018 г.
  85. ^ «64758G V70, 20 МГц, подсистема эмуляции, 512 КБ» . Ключевой взгляд. Архивировано из оригинала 08 января 2018 г. Проверено 8 января 2018 г.
  86. ^ Перейти обратно: а б «Продукция Agilent для испытаний и измерений, снятая с производства» (PDF) . Ключевой взгляд. п. 97. Архивировано из оригинала (PDF) 8 января 2018 г. Проверено 8 января 2018 г.
  87. ^ «НЭК В80» . groups.google.com . Группы Google.
  88. ^ НЭК (июнь 1989 г.). Справочник интеллектуальных периферийных устройств . Интернет-архив, некоммерческая организация 501(c)(3). п. 18.
  89. ^ НЭК (май 1990 г.). Справочник по однокристальным микроконтроллерам . Интернет-архив, некоммерческая организация 501(c)(3). п. 30.
  90. ^ НЭК (апрель 1999 г.). «РУКОВОДСТВО ПО ВЫБОРУ ПОЛУПРОВОДНИКОВ» (PDF) (17-е изд.). Архивировано из оригинала (PDF) 8 января 2018 г.
  91. ^ Харигай, Хисао, Масаори; Кодзима, Шинго; Иенага, Такаши, Ёичи (1992-10-22 ) . потребление и работа при низком напряжении 32-битный RISC-микропроцессор]. Технические отчеты SIG, Общество обработки информации Японии , 1992 (82 (1992-ARC-096)): 41–48.
    Абстрактный:
    Усовершенствованный 32-битный RISC-микропроцессор для встроенного управления; V810 представлен в этой статье. V810 обладает высокой производительностью и функциями, ориентированными на конкретные приложения. V810 рассеивает меньше энергии, чем любые другие RISC-чипы. V810 — первый 32-битный RISC-микропроцессор, работающий при напряжении 2,2 В.
    Чип V810 изготовлен с использованием технологии двойного металлического слоя КМОП 0,8 мкм для интеграции 240 000 транзисторов на корпусе размером 7,7 × 7,7 мм. 2 .
  92. ^ «NEC превращает ARM в вентильные матрицы» . ЭДН . Проверено 22 апреля 2017 г.
  93. ^ Сузуки, К.; Арай, Т.; Надехара, К.; Курода, И. (1998). «V830R/AV: встроенный мультимедийный суперскалярный RISC-процессор». IEEE микро . 18 (2): 36–47. дои : 10.1109/40.671401 . ISSN   0272-1732 .
    Абстрактный:
    Декодирование видео и аудио данных MPEG-2 в реальном времени с помощью V830R/AV позволяет использовать практические мультимедийные системы на базе встроенного процессора.
  94. ^ НЭК (май 2005 г.). «Руководство по выбору микроконтроллеров и средств разработки» (PDF) .
  95. ^ «Новый компилятор GCC. « Virtual Boy Development Board « Форум « Planet Virtual Boy » . PlanetVB.com . Архивировано из оригинала 30 мая 2019 г.
  96. ^ «Встроенное программное обеспечение V850 и RH850» . ghs.com . Программное обеспечение Green Hills.
  97. ^ «МАМЕдев – V60» . Гитхаб . Проверено 26 мая 2020 г.

Дальнейшее чтение

[ редактировать ]
  • Яно, Ю; Ивасаки, Дж; Сато, Ю; Ивата, Т; Накагава, К; Уэда, М. (февраль 1986 г.). Микропроцессор CMOS VLSI 32 бит со встроенным управлением виртуальной памятью . Конференция по твердотельным схемам. Сборник технических статей. 1986 IEEE International. Том. XXIX. IEEE. стр. 36–37. дои : 10.1109/ISSCC.1986.1156924 . S2CID   57668899 .
    Исполнительный блок (EXU) представляет собой микропрограммируемый процессор канала данных 32b, который имеет тридцать два регистра общего назначения 32b, шестнадцать блокнотных регистров 32b, барабанный сдвиговый блок 64b, арифметико-логическое устройство 32b (ALU); и пара управляющих регистров. Три шины данных, которые работают
  • Канеко, Х; Мики, Ю; Койя, К; Араки, М. (ноябрь 1986 г.). «32-битный КМОП-микропроцессор с шестиступенчатой ​​конвейерной структурой» . Материалы осенней совместной компьютерной конференции ACM 1986 года . Издательство Компьютерного общества IEEE. стр. 1000–1007.
    Аннотация: 32-битные микропроцессоры являются ключевыми устройствами, которые обладают высокой производительностью обработки данных, которая была получена более ранними компьютерными системами общего назначения и мини-компьютерными системами, при гораздо более низкой стоимости. Раньше 32-битные микропроцессоры были ограничены в использовании превосходной архитектуры и дизайна с использованием соответствующего аппаратного обеспечения, поскольку на кристалле можно было изготовить большое количество устройств. Сложные функции, такие как управление виртуальной памятью и...
  • Куросава, А.; Ямада, К.; Кишимото, А.; Мори, К.; Нишигути, Н. (май 1987 г.). «Практическое применение системы САПР для микрокомпьютерных чипов СБИС, изготовленных на заказ». Транзакции IEEE по автоматизированному проектированию интегральных схем и систем . 6 (3): 364–373. дои : 10.1109/TCAD.1987.1270281 . ISSN   1937-4151 . S2CID   7394658 .
    Аннотация: В данной статье представлено практическое применение системы САПР для компоновки и проверки, в результате которого создаются полноценные микрокомпьютерные чипы СБИС. Система САПР поддерживает три методологии проектирования: символическую компоновку, смешанную с компоновкой на уровне маски, уплотнение в качестве оптимизатора и полностью автоматизированную проверку. Для оптимизации площади подсистема символического макета и уплотнения поддерживает гибкое описание ортогональных шаблонов макета с произвольными размерами и свободным размещением. Шаблоны макета включают данные пути, полигональные данные и символические ячейки. Для оптимизации мощности и задержки уплотнитель сжимает данные компоновки, уменьшая как сопротивление, так и емкость проводов и ионно-имплантированных слоев. Эта функция является новаторской в ​​компакторе нового поколения. Следует подчеркнуть тот факт, что он может сжимать данные макета до формата на 10–15 процентов меньшего, чем это делается вручную. Подсистема проверки позволяет обнаружить всевозможные ошибки, более 30 наименований. Новой особенностью проверки электрических правил является то, что она исследует дополнительные логические ошибки для схем КМОП. Синергия этих трех методологий проектирования принесла несколько существенных преимуществ. Одним из них является сокращение рабочей силы более чем вдвое в сложнейшем процессе проектирования уникальной случайной логики. Другой — выход уплотнения на 1600 транзисторов, что на 365 мил/sup 2/ меньше, чем уплотнение вручную. Реализация схемы на кристалле работает с тактовой частотой более 15 МГц. Другой — первый успех кремния. Это было реализовано в полностью изготовленном на заказ микрокомпьютерном чипе СБИС, состоящем из более чем 100 000 транзисторов.
[ редактировать ]
Retrieved from "https://en.wikipedia.org/w/index.php?title=NEC_V60&oldid=1238277780#V70"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 240feb4648b8460940ae7238d5ca32b8__1722640500
URL1:https://arc.ask3.ru/arc/aa/24/b8/240feb4648b8460940ae7238d5ca32b8.html
Заголовок, (Title) документа по адресу, URL1:
NEC V60 - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)