Интегрированная конструкция схемы

Продвижение макета простого усилителя CMOS (входные данные слева, а конденсатор компенсации находится справа). Металлический слой окрашен в синий цвет, зеленый, а коричневый- N- и P-легированные Si, полисиликон- красная, а VIAS- это скрещивания.

Инженер, использующий раннюю рабочую станцию, предназначенную для IC, для анализа секции конструкции схемы, вырезанной на Rubylith , около 1979 года.

Интегрированная конструкция схемы , конструкция полупроводника , дизайн чипов или дизайн IC , представляет собой подполе электроники , охватывающий конкретные методы логики и конструкции схемы, необходимые для разработки интегрированных цепей или ICS. ICS состоят из миниатюрных электронных компонентов , встроенных в электрическую сеть на монолитном полупроводниковом субстрате с помощью фотолитографии .

Дизайн IC можно разделить на широкие категории цифрового и аналогового дизайна IC. Цифровой дизайн IC заключается в создании таких компонентов, как микропроцессоры , FPGA , воспоминания ( RAM , ROM и Flash ) и цифровые ASICS . Цифровой дизайн фокусируется на логической корректности, максимизации плотности схемы и размещении цепей так, чтобы сигналы тактовой и синхронизации были эффективно маршрутизированы. Аналоговый дизайн IC также имеет специализацию в дизайне Power IC и RF IC Design. Аналоговая конструкция IC используется в конструкции Op-AMP , линейных регуляторов , петлей, заблокированных фазами , генераторов и активных фильтров . Аналоговый дизайн больше связан с физикой полупроводниковых устройств, таких как усиление, сочетание, рассеяние мощности и сопротивление . Точность амплификации и фильтрации аналогового сигнала обычно является критической, и в результате аналоговые ICS используют активные устройства с большей площадью, чем цифровые конструкции, и обычно менее плотны в схеме.

Современные IC очень сложны. Средний настольный компьютерный чип по состоянию на 2015 год имеет более 1 миллиарда транзисторов. Правила того , что может и не может быть изготовлено, также чрезвычайно сложны. Общие процессы IC 2015 года имеют более 500 правил. Кроме того, поскольку сам производственный процесс не является полностью предсказуемым, дизайнеры должны объяснить его статистический характер. Сложность современного дизайна IC, а также рыночное давление для быстрого производства проектов привело к широкому использованию инструментов автоматизированного проектирования в процессе проектирования IC. Дизайн некоторых процессоров стал достаточно сложным, чтобы быть трудно полностью проверить, и это вызвало проблемы у крупных облачных поставщиков. Короче говоря, дизайн IC с использованием программного обеспечения EDA - это проектирование, тест и проверка инструкций, которые IC для выполнения. Искусственный интеллект был продемонстрирован в дизайне чипов для создания макетов чипа, которые являются местоположением стандартных ячеек и макро -блоков в чипе.

Основы

Интегрированная конструкция схемы включает в себя создание электронных компонентов, таких как транзисторы , резисторы , конденсаторы и взаимосвязь этих компонентов на кусок полупроводника, как правило, кремний . Метод изоляции отдельных компонентов, образованных в субстрате, необходим, поскольку кремний субстрат является проводящим и часто образует активную область отдельных компонентов. Двумя общими методами являются выделение соединения PN и диэлектрическая изоляция . Внимание должно быть уделено рассеиванию власти транзисторов и сопротивления соединениям и плотности тока межконтакта, контактов и VIAS, поскольку IC содержат очень крошечные устройства по сравнению с дискретными компонентами, где такие проблемы являются меньшей проблемой. Электромиграция в металлическом взаимосвязке и ESD повреждении крошечных компонентов также вызывает обеспокоенность. Наконец, физическая компоновка определенных подблоков схемы, как правило, является критической, чтобы достичь желаемой скорости работы, отделить шумные части IC от тихих порций, сбалансировать эффекты генерации тепла на IC или облегчить Размещение соединений с схемой вне IC.

Дизайн поток

Основные шаги в потоке дизайна IC

Типичный цикл дизайна IC включает в себя несколько шагов:

1. Спецификация системы
   1. Технико -обоснованное исследование и оценка размера умирают
   2. Функциональный анализ
2. Архитектурный или системный дизайн
3. Логический дизайн
   1. Аналоговый дизайн, моделирование и макет
   2. Цифровой дизайн и моделирование
   3. Системное моделирование, эмуляция и проверка
4. Конструкция схемы
   1. Цифровой дизайн синтез
   2. Дизайн для тестирования и генерации автоматических тестовых схем
   3. Дизайн для производства
5. Физический дизайн
   1. Планирование пола
   2. Место и маршрут
   3. Паразитарная добыча
6. Физическая проверка и подпись
   1. Статическое время
   2. Совместная имимуляция и время
7. Подготовка данных маски (макета после обработки)
   1. Чип заканчивается с помощью ленты
   2. Сетка сетки
   3. Подготовка макета к маски
8. Изготовление сетки
9. Изготовление фотомаски
10. Изготовление пластин
11. Упаковка
12. Тест
    1. Пост кремния проверка и интеграция
    2. Характеристика устройства
    3. Настройка (при необходимости)
13. Развертывание чипа
    1. Генерация данных (обычно файл PDF )
    2. Нарастить
    3. Производство
    4. Анализ доходности / Анализ гарантии надежность
    5. Анализ отказов при любых возвратах
    6. Планируйте чип следующего поколения с использованием производственной информации, если это возможно

Сфокусированные ионные лучи могут использоваться во время разработки чипов для установления новых соединений в чипе.

Краткое содержание

Примерно сказать, цифровой дизайн IC можно разделить на три части.

• Электронный дизайн системы системного уровня : этот шаг создает функциональную спецификацию пользователя. Пользователь может использовать различные языки и инструменты для создания этого описания. Примеры включают модель C / C ++ , VHDL , SystemC , SystemVerilog модели уровня транзакций , Simulink и Matlab .
• RTL Design: этот шаг преобразует спецификацию пользователя (что пользователь хочет, чтобы чип сделал) в описание уровня передачи регистра (RTL). RTL описывает точное поведение цифровых цепей на чипе, а также взаимосвязи с входами и выходами.
• Конструкция физической схемы : этот шаг занимает RTL, и библиотека доступных логических ворот ( стандартная библиотека ячеек) и создает дизайн чипа. Этот шаг включает в себя использование редактора макета IC , планирования макета и пола, выяснение того, какие ворота использовать, определение мест для них и проводка (синтез времени часов, маршрутизация) их вместе.

Обратите внимание, что второй шаг, RTL Design, отвечает за то, что чип делает правильные вещи. Третий шаг, физический дизайн, вообще не влияет на функциональность (если все сделано правильно), но определяет, насколько быстро работает чип и сколько он стоит.

Стандартная ячейка обычно представляет собой один логический затвор , диод или простые логические компоненты, такие как шлепанцы, или логические ворота с несколькими входами. Использование стандартных ячеек позволяет разделить конструкцию чипа на логические и физические уровни. Компания Fabless обычно работает только над логическим дизайном чипа, определяя, как соединяются ячейки и функциональность чипа, в то время как следуя правилам проектирования из литейного завода, в котором будет выполняться чип, в то время как физический дизайн чипа, сами ячейки, обычно выполняется литейным затвором и включает физику транзисторных устройств и то, как они соединены, чтобы сформировать логический ворот. Стандартные ячейки позволяют разрабатывать и модифицировать чипы быстрее, чтобы реагировать на рыночные потребности, но это составляет стоимость более низкой плотности транзистора в чипе и, следовательно, больших размеров.

Файки поставляют библиотеки стандартных ячеек для Fabless Companies для целей проектирования и для производства своих проектов с использованием объектов литейного завода. Набор для проектирования процессов (PDK) может быть предоставлен литейным заводом, и он может включать в себя стандартную библиотеку сотовой связи, а также спецификации ячеек, а также инструменты для проверки конструкции компании Fabless в соответствии с правилами проектирования, указанными литейным заводом, а также моделировать его с использованием ячеек литейного производства. PDK могут быть предоставлены в соответствии с соглашениями о неразглашении. Макросель/макроселлы/макро -блоки, Массивы макроселл и IP -блоки имеют большую функциональность, чем стандартные ячейки, и используются аналогично. Есть мягкие макросы и твердые макросы. Стандартные ячейки обычно помещаются в соответствии с стандартными клетками.

Дизайн жизненный цикл

Процесс разработки интегрированной схемы (IC) начинается с определения требований к продукту, развивается посредством архитектурного определения, реализации, развития и, наконец, производства. Различные этапы процесса разработки интегрированной цепи описаны ниже. Хотя фазы представлены здесь прямо, в действительности есть итерация , и эти шаги могут происходить несколько раз.

Требования

Прежде чем архитектура может быть определена, должны быть определены некоторые цели высокого уровня. Требования рыночные обычно генерируются перекрестной функциональной командой, которая учитывает возможности , потребности клиентов, осуществимость и многое другое. Этот этап должен привести к документу требований к продукту .

Архитектура

Архитектура определяет фундаментальную структуру , цели и принципы продукта. Он определяет концепции высокого уровня и внутреннее ценностное предложение продукта. Архитектурные команды учитывают многие переменные и взаимодействуют со многими группами. Люди, создающие архитектуру, обычно имеют значительный опыт работы с системами в области, для которой создается архитектура. Рабочий продукт фазы архитектуры является архитектурной спецификацией .

Микроархитектура

Микроархитектура находится на шаг ближе к аппаратному обеспечению. Он реализует архитектуру и определяет конкретные механизмы и структуры для достижения этой реализации. Результатом фазы микроархитектуры является спецификация микроархитектуры, которая описывает методы, используемые для реализации архитектуры.

Выполнение

На этапе реализации сама конструкция создается с использованием микроархитектурной спецификации в качестве отправной точки. низкого уровня Это включает в себя определение и разделение, написание кода , внедрение схем и проверки. Эта фаза заканчивается дизайном , достигающей мазки .

Грудь

После того, как дизайн создается, записано и изготовлена, получено фактическое оборудование, «первый кремний», который попадается в лабораторию, где проходит через подключение . Восхождение - это процесс питания, тестирования и характеристики дизайна в лаборатории. Многочисленные тесты выполняются, начиная с очень простых тестов, таких как обеспечение того, чтобы устройство включилось в гораздо более сложные тесты, которые пытаются подчеркнуть эту часть различными способами. Результатом фазы роста является документация данных о характеристике (насколько хорошо деталь работает в спецификации) и ошибок (неожиданное поведение).

Продукция

Продукция - это задача превращения в проектирование в производство массового производства. Хотя дизайн, возможно, успешно соответствовал спецификациям продукта в лаборатории на этапе подключения, существует множество проблем, с которыми сталкиваются инженеры-продукты при попытке массового производства этих конструкций. IC . должен быть увеличен до объемов производства с приемлемой урожайностью Цель фазы продукции состоит в том, чтобы достичь массовых объемов производства по приемлемой стоимости.

Поддержание

Как только дизайн станет зрелым и достиг массового производства, он должен быть поддержан. Процесс должен постоянно контролироваться, а проблемы быстро решаются, чтобы избежать значительного влияния на объемы производства. Целью поддержания является поддержание объемов производства и постоянного сокращения затрат до тех пор, пока продукт не достигнет окончания жизни .

Процесс проектирования

Микроархитектура и проектирование системного уровня

Первоначальный процесс проектирования чипов начинается с проектирования системного уровня и планирования микроархитектуры. В рамках компаний по дизайну IC управление и часто аналитика будет разработать предложение для команды дизайнеров, чтобы начать разработку нового чипа, чтобы вписаться в отраслевой сегмент. На этом этапе дизайнеры высшего звена встретятся, чтобы решить, как чип будет работать функционально. Этот шаг, где решаются функциональность и дизайн IC. Дизайнеры IC будут наметить функциональные требования, проверки проверки и методологии тестирования для всего проекта, а затем превратят предварительную конструкцию в спецификацию системного уровня, которую можно моделировать с помощью простых моделей, использующих такие языки, как C ++ и Matlab и инструменты эмуляции. Для чистых и новых проектов этап проектирования системы - это то, где набор инструкций планируется и операция, и в большинстве чипов существующие наборы инструкций изменяются для более новых функциональных возможностей. Дизайн на этом этапе часто является такими утверждениями, как кодировки в MP3 формате или реализации IEEE арифметика с плавающей точкой . На более поздних этапах в процессе проектирования каждое из этих невиновных заявлений расширяется до сотен страниц текстовой документации.

RTL дизайн

Согласившись с проектированием системы, дизайнеры RTL затем реализуют функциональные модели на языке аппаратного описания, такого как Verilog , SystemVerilog или VHDL . Используя компоненты цифрового дизайна, такие как добавки, переключатели и государственные машины, а также концепции компьютерной архитектуры, такие как трубопровод, выполнение суперкалара и прогнозирование филиалов , дизайнеры RTL разбивают функциональное описание в модели аппаратных компонентов на чипе, работающие вместе. Каждое из простых утверждений, описанных в дизайне системы, может легко превратиться в тысячи строк RTL -кода, поэтому крайне трудно убедиться, что RTL будет делать правильные вещи во всех возможных случаях, которые пользователь может бросить на него.

Чтобы уменьшить количество ошибок функциональности, отдельная группа проверки аппаратного обеспечения потребует RTL и проектирования тестирования и систем, чтобы убедиться, что RTL фактически выполняет одни и те же шаги в разных условиях, классифицированных как домен функциональной проверки . Многие методы используются, ни одна из них не идеальна, но все они полезны -обширное логическое моделирование , формальные методы , оборудование эмуляции , кода проверка кода, покрытие , покрытие кода и так далее. Проверка, подобная эмуляторам, может проводиться в FPGA или специальных процессорах, и эмуляция заменила моделирование. Моделирование было первоначально выполнено путем моделирования логических ворот в чипах, но позже вместо этого моделировали RTL в чипах. Моделирование все еще используется при создании аналоговых конструкций чипа. Платформы для прототипирования используются для запуска программного обеспечения на прототипах дизайна чипов, в то время как оно находится в стадии разработки с использованием FPGA, но медленнее для итерации или модифицируется и не может использоваться для визуализации аппаратных сигналов, поскольку они появятся в готовом дизайне.

Крошечная ошибка здесь может сделать весь чип бесполезным или хуже. Знаменитая ошибка Pentium fdiv привела к неправости, что результаты подразделения были неправы, не менее 61 частям на миллион, в случаях, которые происходили очень редко. Никто даже не заметил этого, пока чип не был в производстве в течение нескольких месяцев. Тем не менее, Intel была вынуждена предложить заменить бесплатно каждый чип, который продается до тех пор, пока они не смогли исправить ошибку по цене 475 миллионов долларов (США).

Физический дизайн

Физические шаги дизайна в рамках цифрового дизайна

RTL является лишь поведенческой моделью фактической функциональности того, чем должен работать чип. Он не имеет связи с физическим аспектом того, как чип будет работать в реальной жизни в материалах, физике и электротехнике. По этой причине следующий шаг в процессе проектирования IC, этап физического проектирования , состоит в том, чтобы составить RTL в фактические геометрические представления всех электронных устройств, таких как конденсаторы, резисторы, логические ворота и транзисторы, которые будут продолжаться.

Основные этапы физического дизайна перечислены ниже. На практике нет простого прогрессирования - требуется значительная итерация, чтобы обеспечить одновременное достижение всех целей. Это сложная проблема сама по себе, называемая закрытием дизайна .

• Логический синтез : RTL отображается в сетевом списке на уровне затвора в целевой технологии чипа.
• Планирование пола : RTL чипа назначается валовым областям чипа, присваивается входные/выводные (ввода/выводы) и размещены большие объекты (массивы, ядра и т. Д.).
• Размещение : Гейтс в списке сети назначаются в непересекающиеся места в области умирания.
• Уточнение логики/размещения: итеративные логические преобразования и преобразования размещения для закрытия производительности и ограничений мощности.
• Вставка часов : проводка тактового сигнала (обычно часовые деревья ) вводится в дизайн.
• Маршрутизация : добавляются провода, которые соединяют ворота в списке сети.
• Оптимизация после проводки: производительность ( закрытие времени ), шумовые ( целостность сигнала ) и выходные ( проектирование для производства ).
• Конструкция для производства : дизайн изменяется, где это возможно, чтобы сделать его максимально простым и эффективным для производства. Это достигается за счет добавления дополнительных VIAS или добавления фиктивных металлов/диффузий/поли слоев, где это возможно, при условии, что они соответствуют правилам проектирования, установленным литейным заводом.
• Окончательная проверка: поскольку ошибки являются дорогими, трудоемкими и трудно обнаружить, обширная проверка ошибок-это правило, обеспечение того, чтобы сопоставление с логикой было сделано правильно , и проверяя, что правила производства были добросовестно .
• Закончивание чипов с помощью магниторинга и генерации маски: данные проектирования превращаются в фотографии в подготовке данных маски .

Аналоговый дизайн

Перед появлением микропроцессоров и программных инструментов проектирования, аналоговые ICS были разработаны с использованием ручных вычислений и деталей процесса. Эти ICS были низкими цепями сложности, например, OP-AMPS , обычно с участием не более десяти транзисторов и нескольких соединений. Итеративный процесс проб и ошибок и «перегрузка» размера устройства часто были необходимы для достижения производственного IC. Повторное использование проверенных дизайнов позволило постепенно более сложным ICS быть построенным на предварительных знаниях. Когда в 1970 -х годах стала доступна недорогая компьютерная обработка, компьютерные программы были записаны для моделирования конструкций схемы с большей точностью, чем практические по расчету вручную. Первый симулятор схемы для аналоговых ICS назывался Spice (программа моделирования с акцентом на интегрированные схемы). Компьютерные инструменты моделирования схемы обеспечивают большую сложность дизайна IC, чем могут достичь расчеты рук, что делает дизайн аналоговых ASIC практическими.

Поскольку многие функциональные ограничения должны рассматриваться в аналоговом дизайне, сегодня ручной дизайн все еще широко распространен, в отличие от цифрового дизайна, который высоко автоматизирован, включая автоматизированную маршрутизацию и синтез. В результате современные потоки дизайна для аналоговых цепей характеризуются двумя разными стилями дизайна-сверху вниз и снизу вверх. Стиль дизайна нисходящего вниз использует инструменты, основанные на оптимизации, аналогичные обычным цифровым потокам. Процедуры снизу вверх повторно используют «экспертные знания» с результатом решений, ранее задуманных и захваченных в процедурном описании, имитируя решение эксперта. Примером являются генераторы клеток, такие как Pcells .

Справиться с изменчивостью

Задача, наиболее важная для аналогового дизайна IC, включает изменчивость отдельных устройств, основанных на полупроводниковом чипе. В отличие от конструкции схемы на уровне платы, которая позволяет разработчику выбирать устройства, которые были протестированы и зарегистрированы в соответствии с значением, значения устройства на IC могут широко варьироваться, которые неконтролируются дизайнером. Например, некоторые IC -резисторы могут варьироваться ± 20%, а β интегрированного BJT может варьироваться от 20 до 100. В последних процессах CMOS β вертикальных транзисторов PNP может даже ниже 1. Чтобы добавить к проектному вызову, свойства устройства часто варьируются между каждым обработанным полупроводническим вафером. Свойства устройства могут даже значительно различаться по каждому отдельному ИК из -за допинга . Основная причина этой изменчивости заключается в том, что многие полупроводниковые устройства очень чувствительны к неконтролируемым случайным отборам в процессе. Небольшие изменения в количестве времени диффузии, неровных уровней легирования и т. Д. Могут оказывать большое влияние на свойства устройства.

Некоторые методы проектирования, используемые для уменьшения эффектов изменения устройства, являются:

• Используя соотношения резисторов, которые совпадают близко, а не абсолютное значение резистора.
• Использование устройств с соответствующими геометрическими формами, поэтому они соответствуют вариациям.
• Создание устройств большим, чтобы статистические вариации стали незначительной частью общего свойства устройства.
• Сегментирование больших устройств, таких как резисторы, в части и переключение их для отмены вариаций.
• Используя общую компоновку устройства центроида для отмены изменений в устройствах, которые должны совпадать с парой дифференциальной дифференциальной пары транзисторов OP ).

Продавцы

Три крупнейшие компании, продающие автоматизации электронных дизайнов, инструменты представляют собой Sinopsys , Cadence и Mentor Graphics .

Смотрите также

• Интегрированная конструктивная защита схемы схемы
• Электронная конструкция цепи
• Электронная автоматизация дизайна
• Проектирование сети питания (IC)
• Процессор дизайн
• Транзакции IEEE на компьютерном проектировании интегрированных цепей и систем
• Многопроектная пластина
• Стандартная ячейка

Дальнейшее чтение

• Электронная автоматизация дизайна для интегрированных схем Руководства , Лавань, Мартин и Шеффер, ISBN   0-8493-3096-3 Обзор области автоматизации электронного дизайна , одного из основных факторов современного дизайна IC.