✖


Jump to content

Многозаходное устройство

(Перенаправлено с Трехврат )
МОП-транзистор с двойным затвором и условное обозначение
Часть серии статей о
Наноэлектроника
Одномолекулярная электроника
Твердотельная наноэлектроника
Связанные подходы
Порталы
икона Портал электроники

Многозатворное устройство , многозатворный МОП-транзистор или многозатворный полевой транзистор ( MuGFET ) относится к полевому транзистору металл-оксид-полупроводник (MOSFET), который имеет более одного затвора на одном транзисторе. Множественными затворами можно управлять с помощью одного электрода затвора, при этом множество поверхностей затвора действуют электрически как один затвор, или с помощью независимых электродов затвора. Многозатворное устройство, в котором используются независимые электроды затвора, иногда называют полевым транзистором с несколькими независимыми затворами ( MIGFET ). Наиболее широко используемыми многозатворными устройствами являются FinFET (полевой транзистор с плавниками) и GAAFET (полевой транзистор с полным затвором), которые представляют собой непланарные транзисторы, или 3D-транзисторы .

Многозатворные транзисторы — одна из нескольких стратегий, разрабатываемых производителями МОП- полупроводников для создания все меньших по размеру микропроцессоров и ячеек памяти . В просторечии это называется расширением закона Мура (в его узкой, специфической версии, касающейся масштабирования плотности, исключая его небрежное историческое смешение). с масштабированием Деннарда ). [1] Об усилиях по разработке многозатворных транзисторов сообщили Электротехническая лаборатория , Toshiba , Grenoble INP , Hitachi , IBM , TSMC , Калифорнийский университет в Беркли , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductor и другие, и ITRS спрогнозировал правильно. что такие устройства станут краеугольным камнем технологий менее 32 нм . [2] Основным препятствием на пути широкого внедрения является технологичность, поскольку как плоские , так и неплоские конструкции представляют собой серьезные проблемы, особенно в отношении литографии и нанесения рисунка. Другие дополнительные стратегии масштабирования устройств включают в себя проектирование деформации канала , технологии на основе кремния на изоляторе и с высоким κ материалы /металлическими затворами.

МОП-транзисторы с двойным затвором обычно используются в смесителях очень высоких частот (ОВЧ) и в чувствительных входных усилителях УКВ. Их можно приобрести у таких производителей, как Motorola , NXP Semiconductors и Hitachi . [3] [4] [5]

Типы

[ редактировать ]
Несколько многоствольных моделей

В литературе можно найти десятки вариантов многозатворных транзисторов. В общем, эти варианты можно различать и классифицировать по архитектуре (планарная и непланарная конструкция) и количеству каналов/вентилей (2, 3 или 4).

Планарный МОП-транзистор с двойным затвором (DGMOS)

[ редактировать ]

Планарный MOSFET с двойным затвором (DGMOS) использует традиционные планарные (послойные) производственные процессы для создания устройств MOSFET с двойным затвором (полевой транзистор металл-оксид-полупроводник), избегая более строгих требований к литографии , связанных с непланарными , вертикальные транзисторные структуры. В планарных транзисторах с двойным затвором канал сток-исток зажат между двумя независимо изготовленными стопками затвор/затвор-оксид. Основной задачей при изготовлении таких конструкций является достижение удовлетворительного самовыравнивания между верхними и нижними воротами. [6]

Гибкий полевой транзистор

[ редактировать ]

FlexFET представляет собой планарный, независимый транзистор с двойным затвором с полевым МОП-транзистором из дамасской стали с верхним затвором и имплантированным нижним затвором JFET, которые самовыравниваются в пазу затвора. Это устройство имеет широкие возможности масштабирования благодаря длине сублитографического канала; неимплантированные ультрамелкие удлинители источника и дренажа; неэпидемические поднятые области источника и стока; и последний поток ворот. FlexFET представляет собой настоящий транзистор с двойным затвором, в котором (1) как верхний, так и нижний затворы обеспечивают работу транзистора, и (2) работа затворов связана так, что работа верхнего затвора влияет на работу нижнего затвора, и наоборот. [7] FlexFET был разработан и производится компанией American Semiconductor, Inc.

ФинФЕТ

[ редактировать ]
Основная статья: ФинФЕТ
с двойным затвором FinFET Устройство
SOI транзистор FinFET МОП-
NVIDIA GTX 1070 на базе FinFET 2016 года выпуска, в которой используется 16-нм чип Pascal производства TSMC.

FinFET (ребристый полевой транзистор) — разновидность непланарного транзистора, или «3D» транзистора (не путать с 3D-микрочипами ). [8] FinFET представляет собой разновидность традиционных МОП-транзисторов, отличающихся наличием тонкого кремниевого «ребристого» инверсионного канала в верхней части подложки, позволяющего затвору иметь две точки контакта: левую и правую стороны ребра. Толщина ребра (измеренная в направлении от истока к стоку) определяет эффективную длину канала устройства. Структура затвора с охватом обеспечивает лучший электрический контроль над каналом и, таким образом, помогает снизить ток утечки и преодолеть другие эффекты короткого канала .

Первый тип транзистора FinFET назывался «транзистор с обедненным обедненным каналом» или транзистор «DELTA», который был впервые изготовлен Дигом Хисамото, Тору Кага, Йошифуми Кавамото и Эйдзи Такеда из Центральной исследовательской лаборатории Hitachi в 1989 году. [9] [10] [11] В конце 1990-х годов Диг Хисамото начал сотрудничать с международной командой исследователей над дальнейшим развитием технологии DELTA, в том числе с TSMC из Ченмином Ху и Калифорнийского университета в Беркли, исследовательской группой в которую входили Цу-Джэ Кинг Лю , Джеффри Бокор , Сюэцзюэ Хуан, Леланд Чанг, Ник Линдерт, С. Ахмед, Сайрус Табери, Ян-Кю Чой, Пушкар Ранаде, Шрирам Баласубраманян, А. Агарвал и М. Амин. В 1998 году команда разработала первые N-канальные FinFET и успешно изготовила устройства по техпроцессу 17   нм . В следующем году они разработали первые FinFET с P-каналом . [12] Они ввели термин «FinFET» (плавниковый полевой транзистор) в статье за ​​декабрь 2000 года. [13]

В настоящее время термин FinFET имеет менее точное определение. Среди микропроцессоров производителей AMD , IBM и Freescale описывают свои усилия по разработке двойных ворот как FinFET. [14] разработки, тогда как Intel избегает использования этого термина при описании своей тесно связанной трехзатворной архитектуры. [15] В технической литературе FinFET используется в общих чертах для описания любой архитектуры многозатворных транзисторов на основе ребер, независимо от количества затворов. Один транзистор FinFET обычно содержит несколько ребер, расположенных рядом и покрытых одним и тем же затвором, которые электрически действуют как одно целое, чтобы увеличить мощность и производительность привода. [16] Ворота также могут полностью закрывать плавник(и).

Транзистор 25 нм, работающий всего от 0,7 В, был продемонстрирован в декабре 2002 года компанией TSMC (Тайваньская компания по производству полупроводников). Конструкция «Omega FinFET» названа в честь сходства греческой буквы омега (Ом) и формы, в которой затвор охватывает структуру истока/стока. Его задержка затвора составляет всего 0,39 пикосекунды (пс) для транзистора N-типа и 0,88 пс для транзистора P-типа.

В 2004 году компания Samsung Electronics продемонстрировала конструкцию «Bulk FinFET», которая позволила массово производить устройства FinFET. Они продемонстрировали динамическую память с произвольным доступом ( DRAM ), изготовленную по 90   -нм техпроцессу Bulk FinFET. [12] В 2006 году группа корейских исследователей из Корейского института передовых наук и технологий (KAIST) и Национального центра нанотехнологий разработала 3-нм транзистор — самое маленькое в мире наноэлектронное устройство, основанное на технологии FinFET. [17] [18] В 2011 году исследователи из Университета Райса Масуд Ростами и Картик Моханрам продемонстрировали, что FINFET могут иметь два электрически независимых затвора, что дает разработчикам схем больше гибкости при проектировании эффективных затворов с низким энергопотреблением. [19]

В 2012 году Intel начала использовать FinFET в своих будущих коммерческих устройствах. Утечки предполагают, что FinFET компании Intel имеет необычную форму треугольника, а не прямоугольника, и предполагается, что это может быть связано либо с тем, что треугольник имеет более высокую структурную прочность и может быть более надежно изготовлен, либо с тем, что треугольная призма имеет большую площадь -объемное соотношение, чем у прямоугольной призмы, что повышает эффективность переключения. [20]

В сентябре 2012 года GlobalFoundries объявила о планах предложить в 2014 году 14-нм техпроцесс с использованием трехмерных транзисторов FinFET. [21] В следующем месяце конкурирующая компания TSMC объявила о начале досрочного или «рискованного» производства 16-нм FinFET в ноябре 2013 года. [22]

В марте 2014 года TSMC что приближается к внедрению нескольких 16 нм FinFET пластин производства объявила , процессов : [23]

  • 16 nm FinFET (Q4 2014),
  • 16 нм FinFET+ ( около [ объяснить ] Q4 2014),
  • 16 нм FinFET «Турбо» (оценка 2015–2016 гг.).

В июне 2016 года AMD выпустила графические процессоры с использованием своей архитектуры чипов Polaris и на базе 14-нм FinFET. [24] Компания попыталась создать дизайн, обеспечивающий «скачок в энергоэффективности поколений», а также предлагающий стабильную частоту кадров для графики, игр, виртуальной реальности и мультимедийных приложений. [25]

В марте 2017 года Samsung и eSilicon объявили о прекращении производства 14-нм ASIC FinFET в корпусе 2.5D. [26] [27]

Трехзатворный транзистор

[ редактировать ]

Транзистор с тремя затворами , также известный как транзистор с тремя затворами, представляет собой тип MOSFET с затворами на трех сторонах. [28] Транзистор с тройным затвором был впервые продемонстрирован в 1987 году исследовательской группой Toshiba , в которую входили К. Хиеда, Фумио Хоригучи и Х. Ватанабэ. Они поняли, что полностью обедненный (FD) корпус узкого объемного кремниевого транзистора помогает улучшить переключение за счет уменьшения эффекта смещения тела. [29] [30] Хон-Сум Вонг продемонстрировал МОП-транзистор с тройным затвором В 1992 году исследователь IBM . [31]

Intel анонсировала эту технологию в сентябре 2002 года. [32] Intel анонсировала «транзисторы с тройным затвором», которые максимизируют «эффективность переключения транзисторов и уменьшают потери мощности». Год спустя, в сентябре 2003 года, AMD объявила, что работает над аналогичной технологией, на Международной конференции по твердотельным устройствам и материалам. [33] [34] Никаких дальнейших объявлений об этой технологии не было до объявления Intel в мае 2011 года, хотя на IDF 2011 было заявлено, что на IDF 2009 они продемонстрировали работающий чип SRAM, основанный на этой технологии. [35]

23 апреля 2012 года Intel выпустила новую линейку процессоров под названием Ivy Bridge , в которой используются транзисторы с тройным затвором. [36] [37] Intel работает над своей архитектурой «тройной шлюз» с 2002 года, но для решения проблем массового производства потребовалось время до 2011 года. Новый тип транзистора был описан 4 мая 2011 года в Сан-Франциско. [38] Было объявлено, что в 2011 и 2012 годах заводы Intel должны были провести модернизацию, чтобы иметь возможность производить процессоры Ivy Bridge. [39] Было объявлено, что новые транзисторы будут также использоваться в чипах Intel Atom для маломощных устройств. [38]

Технология Tri-gate использовалась Intel для непланарной транзисторной архитектуры, используемой в Ivy Bridge , Haswell и Skylake процессорах . В этих транзисторах используется один затвор, расположенный поверх двух вертикальных затворов (один затвор, обернутый по трем сторонам канала), что позволяет электронам перемещаться по практически в три раза большей площади поверхности. Intel сообщает, что их транзисторы с тройным затвором уменьшают утечку и потребляют гораздо меньше энергии, чем предыдущие транзисторы. Это позволяет увеличить скорость до 37% или снизить энергопотребление менее чем на 50% по сравнению с транзисторами предыдущего типа, используемыми Intel. [40] [41]

Intel объясняет: «Дополнительное управление обеспечивает протекание как можно большего тока транзистора, когда транзистор находится во включенном состоянии (для повышения производительности), и максимально близкого к нулю, когда он находится в состоянии «выключено» (для минимизации энергопотребления). ) и позволяет транзистору очень быстро переключаться между двумя состояниями (опять же, для повышения производительности)». [42] Intel заявила, что все продукты после Sandy Bridge будут основаны на этой конструкции.

Термин «три-затвор» иногда используется в общем для обозначения любого многозатворного полевого транзистора с тремя эффективными вентилями или каналами. [43]

Универсальный полевой транзистор (GAAFET)

[ редактировать ]

Полевые транзисторы с круговым затвором (GAAFET) являются преемниками FinFET, поскольку они могут работать при размерах менее 7 нм. Они использовались IBM для демонстрации 5-нм техпроцесса.

GAAFET, также известный как транзистор с окружающим затвором (SGT), [44] [45] По своей концепции он аналогичен FinFET, за исключением того, что материал затвора окружает область канала со всех сторон. В зависимости от конструкции полевые транзисторы с круговым затвором могут иметь два или четыре эффективных затвора. Полевые транзисторы с круговым затвором были успешно охарактеризованы как теоретически, так и экспериментально. [46] [47] Они также были успешно вытравлены на нанопроводах InGaAs чем , которые имеют более высокую подвижность электронов, кремний. [48]

МОП-транзистор с круговым затвором (GAA) был впервые продемонстрирован в 1988 году Toshiba исследовательской группой , в которую входили Фудзио Масуока , Хироши Такато и Казумаса Суноути, которые продемонстрировали GAAFET с вертикальным нанопроволокой, который они назвали «транзистор с окружающим затвором» (SGT). . [49] [50] [45] Масуока, наиболее известный как изобретатель флэш-памяти , позже покинул Toshiba и в 2004 году основал Unisantis Electronics для исследования технологии окружающих затворов вместе с Университетом Тохоку . [51] В 2006 году группа корейских исследователей из Корейского института передовых наук и технологий (KAIST) и Национального центра нанотехнологий разработала 3-нм транзистор, самое маленькое в мире наноэлектронное устройство, основанное на с круговым затвором технологии FinFET (GAA). . [52] [18] Транзисторы GAAFET могут использовать материалы high-k/металлического затвора. GAAFET, содержащие до 7 нанолистов Были продемонстрированы , которые позволяют повысить производительность и/или уменьшить занимаемую площадь устройства. Ширину нанолистов в GAAFET можно контролировать, что облегчает настройку характеристик устройства. [53]

С 2020 года Samsung и Intel объявили о планах массового производства транзисторов GAAFET (в частности, транзисторов MBCFET), в то время как TSMC объявила, что продолжит использовать FinFET в своем 3-нм узле. [54] несмотря на то, что TSMC разрабатывает транзисторы GAAFET. [55]

Многомостовой канал (MBC) FET

[ редактировать ]

Многомостовой канальный полевой транзистор (MBCFET) аналогичен GAAFET, за исключением использования нанолистов вместо нанопроводов. [56] MBCFET — это словесный знак (торговая марка), зарегистрированный в США компанией Samsung Electronics. [57] Samsung планирует массовое производство транзисторов MBCFET на узле 3 нм для своих заказчиков-литейщиков. [58] Intel также разрабатывает RibbonFET, разновидность «наноленточных» транзисторов MBCFET. [59] [60] В отличие от FinFET, ширину и количество листов можно изменять, чтобы регулировать силу возбуждения или величину тока, который транзистор может пропускать при заданном напряжении. Листы часто имеют ширину от 8 до 50 нанометров. Ширина нанолистов известна как Weff, или эффективная ширина. [61] [62]

Потребность отрасли

[ редактировать ]

Планарные транзисторы были основой интегральных схем на протяжении нескольких десятилетий, в течение которых размер отдельных транзисторов неуклонно уменьшался. По мере уменьшения размера планарные транзисторы все чаще страдают от нежелательного эффекта короткого канала, особенно от тока утечки в закрытом состоянии, который увеличивает мощность холостого хода, необходимую устройству. [63]

В многозатворном устройстве канал окружен несколькими затворами на нескольких поверхностях. Таким образом, это обеспечивает лучший электрический контроль над каналом, позволяя более эффективно подавлять ток утечки в выключенном состоянии. Множественные затворы также обеспечивают повышенный ток во включенном состоянии, также известный как ток возбуждения. Многозатворные транзисторы также обеспечивают лучшие аналоговые характеристики благодаря более высокому собственному коэффициенту усиления и меньшей длине канала модуляции. [64] Эти преимущества приводят к снижению энергопотребления и повышению производительности устройства. Непланарные устройства также более компактны, чем обычные планарные транзисторы, что обеспечивает более высокую плотность транзисторов, что приводит к меньшим размерам микроэлектроники в целом.

Проблемы интеграции

[ редактировать ]

Основные проблемы интеграции непланарных многозатворных устройств в традиционные процессы производства полупроводников включают в себя:

  • Изготовление тонкого кремниевого «плавника» шириной в десятки нанометров.
  • Изготовление согласованных ворот на нескольких сторонах ребра.

Компактное моделирование

[ редактировать ]
Различные структуры FinFET, которые можно смоделировать с помощью BSIM-CMG.

БСИМКМГ106.0.0, [65] официально выпущенный 1 марта 2012 года UC Berkeley BSIM Group , это первая стандартная модель для FinFET. BSIM-CMG реализован в Verilog-A . Формулировки на основе физического поверхностного потенциала выведены как для внутренних, так и для внешних моделей с конечным легированием тела. Поверхностные потенциалы на концах истока и стока решаются аналитически с использованием полиистощения и квантово-механических эффектов. Эффект легирования конечного тела фиксируется с помощью подхода возмущений. Аналитическое решение поверхностного потенциала близко согласуется с результатами двумерного моделирования устройства. Если концентрация легирования канала достаточно мала, чтобы ею можно было пренебречь, эффективность вычислений можно дополнительно повысить, установив определенный флаг (COREMOD = 1).

Эта модель отражает все важные характеристики многозатворного транзистора (MG). Инверсия объема включена в решение уравнения Пуассона , поэтому последующая формулировка ВАХ автоматически фиксирует эффект инверсии объема. Анализ электростатического потенциала в корпусе MG MOSFET позволил получить модельное уравнение для эффектов короткого канала (SCE). Дополнительное электростатическое управление от торцевых ворот (верхних/нижних ворот) (тройных или четверных ворот) также учитывается в модели с коротким каналом.

См. также

[ редактировать ]

Ссылки

[ редактировать ]
  1. ^ Риш, Л. «Выход за рамки дорожной карты» CMOS», Труды ESSCIRC, 2005, стр. 63.
  2. ↑ Table39b . Архивировано 27 сентября 2007 г., в Wayback Machine.
  3. ^ «Техническое описание Motorola 3N201 — Datasheetspdf.com» . Техническое описаниеpdf.com . Проверено 8 января 2023 г.
  4. ^ «Техническое описание 3SK45 — Alldatasheet.com» (PDF) . Проверено 8 января 2023 г.
  5. ^ «Техническое описание BF1217WR» (PDF) . Проверено 8 января 2023 г.
  6. ^ Вонг, HS.; Чан, К.; Таур, Ю. (10 декабря 1997 г.). «Самовыравнивающийся (сверху и снизу) полевой МОП-транзистор с двойным затвором и кремниевым каналом толщиной 25 нм». Международная встреча по электронным устройствам. Технический дайджест IEDM . стр. 427–430. дои : 10.1109/IEDM.1997.650416 . ISBN  978-0-7803-4100-5 . ISSN   0163-1918 . S2CID   20947344 .
  7. ^ Уилсон, Д.; Хейхерст, Р.; Облеа, А.; Парк, С.; Хаклер, Д. «Flexfet: КНИ-транзистор с независимым двойным затвором, переменным напряжением и напряжением 0,5 В, обеспечивающий почти идеальный подпороговый наклон», Конференция SOI, 2007 г., IEEE International [1]
  8. ^ «Что такое Финфет?» . Компьютерная надежда . 26 апреля 2017 года . Проверено 4 июля 2019 г.
  9. ^ «Получатели премии IEEE Эндрю С. Гроува» . Премия IEEE Эндрю С. Гроува . Институт инженеров электротехники и электроники . Проверено 4 июля 2019 г. [ мертвая ссылка ]
  10. ^ Колиндж, JP (2008). FinFET и другие многозатворные транзисторы . Springer Science & Business Media. стр. 11 и 39. ISBN.  978-0-387-71751-7 .
  11. ^ Хисамото, Д.; Кага, Т.; Кавамото, Ю.; Такеда, Э. (декабрь 1989 г.). «Полностью обедненный транзистор с обедненным каналом (DELTA) - новый вертикальный сверхтонкий SOI MOSFET». Международный технический дайджест по электронным устройствам . стр. 833–836. дои : 10.1109/IEDM.1989.74182 . S2CID   114072236 .
  12. ^ Перейти обратно: а б Цу-Джэ Кинг, Лю (11 июня 2012 г.). «ФинФЭТ: история, основы и будущее» . Калифорнийский университет в Беркли . Симпозиум по кратким курсам технологий СБИС . Проверено 9 июля 2019 г.
  13. ^ Хисамото, Диг; Ху, Ченмин ; Бокор, Дж.; Король Цу-Дже; Андерсон, Э.; и др. (декабрь 2000 г.). «FinFET - самовыравнивающийся двухзатворный МОП-транзистор, масштабируемый до 20 нм». Транзакции IEEE на электронных устройствах . 47 (12): 2320–2325. Бибкод : 2000ITED...47.2320H . CiteSeerX   10.1.1.211.204 . дои : 10.1109/16.887014 .
  14. ^ «Новости AMD» . Amd.com. 10 сентября 2002 г. Архивировано из оригинала 13 мая 2010 г. Проверено 7 июля 2015 г.
  15. ^ «Инновации в области кремниевых технологий Intel» . Intel.com. Архивировано из оригинала 3 сентября 2011 года . Проверено 10 марта 2014 г.
  16. ^ Шимпи, Ананд Лал. «Intel объявляет о выпуске первых 22-нм 3D-транзисторов Tri-Gate, поставки которых начнутся во втором полугодии 2011 года» . www.anandtech.com .
  17. ^ «Тихая комната внизу. (нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)» , Nanoparticle News , 1 апреля 2006 г., заархивировано из оригинала 6 ноября 2012 г.
  18. ^ Перейти обратно: а б Ли, Хёнджин; и др. (2006). «Универсальный FinFET-транзистор суб-5 нм для максимального масштабирования». Симпозиум 2006 г. по технологии СБИС, 2006 г. Сборник технических статей . стр. 58–59. дои : 10.1109/VLSIT.2006.1705215 . hdl : 10203/698 . ISBN  978-1-4244-0005-8 . S2CID   26482358 .
  19. ^ Ростами, М.; Моханрам, К. (2011). «FinFET с двумя Vth $ независимыми затворами для логических схем малой мощности». Транзакции IEEE по автоматизированному проектированию интегральных схем и систем . 30 (3): 337–349. дои : 10.1109/TCAD.2010.2097310 . hdl : 1911/72088 . S2CID   2225579 .
  20. ^ «У FinFET Intel меньше плавников и больше треугольников» . ЭЭ Таймс. Архивировано из оригинала 31 мая 2013 г. Проверено 10 марта 2014 г.
  21. ^ «Globalfoundries выглядит как чехарда среди потрясающих конкурентов благодаря новому процессу» . ЭЭ Таймс. Архивировано из оригинала 2 февраля 2013 г. Проверено 10 марта 2014 г.
  22. ^ «TSMC использует V8 от ARM на пути к 16-нм FinFET» . ЭЭ Таймс. Архивировано из оригинала 1 ноября 2012 г. Проверено 10 марта 2014 г.
  23. ^ Жозефина Лиен; Стив Шен (31 марта 2014 г.). «TSMC, вероятно, запустит 16-нм техпроцесс FinFET+ в конце 2014 года, а FinFET Turbo — позднее в 2015–2016 годах» . ЦИФРЫ . Проверено 31 марта 2014 г.
  24. ^ Смит, Райан. «Предварительный обзор AMD Radeon RX 480: Polaris становится популярным» . Проверено 3 июня 2018 г.
  25. ^ «AMD демонстрирует революционную 14-нм архитектуру графического процессора FinFET Polaris» . АМД. 4 января 2016 года . Проверено 4 января 2016 г.
  26. ^ «Высокопроизводительная IP-платформа с высокой пропускной способностью для технологии Samsung 14LPP» . 22 марта 2017 г.
  27. ^ «Samsung и eSilicon отказались от 14-нм сетевого процессора с помощью решения Rambus 28G SerDes» . 22 марта 2017 г.
  28. ^ Колиндж, JP (2008). FinFET и другие многозатворные транзисторы . Springer Science & Business Media . п. 12. ISBN  978-0-387-71751-7 .
  29. ^ Хиеда, К.; Хоригучи, Фумио; Ватанабэ, Х.; Суноути, Кадзумаса; Иноуэ, И.; Хамамото, Такеши (декабрь 1987 г.). «Новые эффекты транзистора с траншейной изоляцией с использованием затворов с боковой стенкой». 1987 Международная встреча по электронным устройствам . стр. 736–739. дои : 10.1109/IEDM.1987.191536 . S2CID   34381025 .
  30. ^ Брожек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения в области устройств . ЦРК Пресс . стр. 116–7. ISBN  978-1-351-83134-5 .
  31. ^ Вонг, Хон-Сум (декабрь 1992 г.). «Инжекция тока затвора и ионизация ударным воздействием на поверхность в МОП-транзисторах с виртуальным стоком, индуцированным затвором». Международный технический дайджест по электронным устройствам . стр. 151–154. дои : 10.1109/IEDM.1992.307330 . ISBN  0-7803-0817-4 . S2CID   114058374 .
  32. ^ Высокопроизводительная непланарная архитектура транзистора с тройным затвором ; Доктор Джеральд Марсик. Интел, 2002 г.
  33. ^ [2] [ мертвая ссылка ]
  34. ^ «AMD подробно описывает свои трехзатворные транзисторы» . Xbitlabs.com. Архивировано из оригинала 10 марта 2014 г. Проверено 10 марта 2014 г.
  35. ^ «IDF 2011: Intel надеется оторвать руку от ARM и AMD с помощью технологии 3D FinFET» . ДейлиТех. Архивировано из оригинала 10 марта 2014 г. Проверено 10 марта 2014 г.
  36. ^ Миллер, Майкл Дж. «Intel выпускает Ivy Bridge: первый процессор с трехзатворным транзистором» . Журнал ПК . Архивировано из оригинала 28 декабря 2019 г. Проверено 23 апреля 2012 г.
  37. ^ «Intel заново изобретает транзисторы, используя новую трехмерную структуру» . Интел . Проверено 5 апреля 2011 г.
  38. ^ Перейти обратно: а б «Транзисторы становятся 3D-технологиями, поскольку Intel заново изобретает микрочипы» . Арс Техника. 5 мая 2011 года . Проверено 7 мая 2011 г.
  39. ^ Мюррей, Мэтью (4 мая 2011 г.). «Новые трехзатворные транзисторы Intel Ivy Bridge от Intel: 9 вещей, которые вам нужно знать» . Журнал ПК . Проверено 7 мая 2011 г.
  40. ^ Картрайт Дж. (2011). «Intel выходит в третье измерение» . Природа . дои : 10.1038/news.2011.274 . Проверено 10 мая 2015 г.
  41. ^ Intel представит 22-нм технологию Tri-gate на симпозиуме VLSI (ElectroIQ 2012). Архивировано 15 апреля 2012 г., на Wayback Machine.
  42. ^ «Темплеры ниже 22 нм становятся нетрадиционными: интервью с ASM» . ЭЛЕКТРОИК . Проверено 4 мая 2011 г.
  43. ^ Дэн Грэбэм (6 мая 2011 г.). «Транзисторы Intel Tri-Gate: все, что вам нужно знать» . ТехРадар . Проверено 21 января 2022 г.
  44. ^ Клейс, К.; Мурота, Дж.; Тао, М.; Иваи, Х.; Делеонибус, С. (2015). Интеграция процессов ULSI 9 . Электрохимическое общество . п. 109. ИСБН  978-1-60768-675-0 .
  45. ^ Перейти обратно: а б Исикава, Фумитаро; Буянова, Ирина (2017). Новые составные полупроводниковые нанопроволоки: материалы, устройства и применение . ЦРК Пресс . п. 457. ИСБН  978-1-315-34072-2 .
  46. ^ Сингх, Н.; Агарвал, А.; Бера, ЛК; Лиоу, Тайвань; Ян, Р.; Рустаги, СК; Тунг, Швейцария; Кумар, Р.; Ло, GQ; Баласубраманян, Н.; Квонг, Д. (2006). «Высокопроизводительные универсальные КМОП-устройства с полностью обедненным кремниевым нанопроводом». Письма об электронных устройствах IEEE . 27 (5): 383–386. Бибкод : 2006IEDL...27..383S . дои : 10.1109/LED.2006.873381 . ISSN   0741-3106 . S2CID   45576648 .
  47. ^ Дастьерди, Э.; Гайур, Р.; Сарвари, Х. (август 2012 г.). «Моделирование и анализ частотных характеристик новой структуры MOSFET из кремниевых нанопроволок». Физика Э. 45 : 66–71. Бибкод : 2012PhyE...45...66D . дои : 10.1016/j.physe.2012.07.007 .
  48. ^ Гу, Джей-Джей; Лю, YQ; Ву, YQ; Колби, Р.; Гордон, Р.Г.; Йе, ПД (декабрь 2011 г.). «Первая экспериментальная демонстрация МОП-транзисторов III – V с универсальным затвором методом сверху вниз» (PDF) . 2011 Международная встреча по электронным устройствам . стр. 33.2.1–33.2.4. arXiv : 1112.3573 . дои : 10.1109/IEDM.2011.6131662 . ISBN  978-1-4577-0505-2 . S2CID   2116042 . Проверено 10 мая 2015 г.
  49. ^ Масуока, Фудзио ; Такато, Хироши; Суноути, Кадзумаса; Окабе, Н.; Нитаяма, Акихиро; Хиеда, К.; Хоригучи, Фумио (декабрь 1988 г.). «Высокопроизводительный КМОП-транзистор с объемным затвором (SGT) для БИС сверхвысокой плотности». Технический дайджест, Международная встреча по электронным устройствам . стр. 100-1 222–225. дои : 10.1109/IEDM.1988.32796 . S2CID   114148274 .
  50. ^ Брожек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения в области устройств . ЦРК Пресс . п. 117. ИСБН  978-1-351-83134-5 .
  51. ^ "Профиль компании" . Унисантис Электроникс . Архивировано из оригинала 22 февраля 2007 года . Проверено 17 июля 2019 г.
  52. ^ «Тихая комната внизу. (нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)» , Nanoparticle News , 1 апреля 2006 г., заархивировано из оригинала 6 ноября 2012 г. , получено 17 июля 2019 г.
  53. ^ ЛаПедус, Марк (25 января 2021 г.). «Новые транзисторные структуры на 3/2 нм» . Полупроводниковая техника . Проверено 23 декабря 2022 г.
  54. ^ Катресс, доктор Ян. «Где мои GAA-FET? TSMC останется с FinFET на 3-нм техпроцессе» . www.anandtech.com .
  55. ^ «TSMC прокладывает агрессивный курс на 3-нм литографию и не только — ExtremeTech» . www.extremetech.com .
  56. ^ Катресс, Ян. «Samsung анонсирует 3-нм GAA MBCFET PDK, версию 0.1» . www.anandtech.com .
  57. ^ «Торговая марка MBCFET компании Samsung Electronics Co., Ltd. — Регистрационный номер 5495359 — Серийный номер 87447776 :: Торговые марки Justia» . товарные знаки.justia.com . Проверено 16 января 2020 г.
  58. ^ «Samsung на литейном мероприятии рассказывает о 3-нм разработках MBCFET» . techxplore.com .
  59. ^ «Уменьшение масштаба: Intel называет RibbonFET и PowerVia следующим решением для проектирования микросхем — новости» . www.allaboutcircuits.com . Проверено 14 сентября 2022 г.
  60. ^ Катресс, доктор Ян. «Intel будет использовать нанопроволочные/наноленточные транзисторы в больших объемах «через пять лет » . www.anandtech.com .
  61. ^ «3-нм технология Samsung демонстрирует преимущество нанолистовых транзисторов — спектр IEEE» .
  62. ^ «Нанолисты: путь IBM к 5-нанометровым транзисторам — спектр IEEE» .
  63. ^ Субраманиан V (2010). «Многозатворные полевые транзисторы для будущих КМОП-технологий» . Технический обзор IETE . 27 (6): 446–454. doi : 10.4103/0256-4602.72582 (неактивен 28 февраля 2024 г.). Архивировано из оригинала 23 марта 2012 года. {{cite journal}}: CS1 maint: DOI неактивен по состоянию на февраль 2024 г. ( ссылка )
  64. ^ Субраманиан (5 декабря 2005 г.). «Компромисс аналоговых характеристик на уровне устройства и схемы: сравнительное исследование планарных объемных полевых транзисторов и FinFET». Международная конференция IEEE по электронным устройствам, 2005 г. Технический дайджест IEDM . стр. 898–901. дои : 10.1109/IEDM.2005.1609503 . ISBN  0-7803-9268-Х . S2CID   32683938 .
  65. ^ «Модель BSICMG» . Калифорнийский университет в Беркли. Архивировано из оригинала 21 июля 2012 г.
[ редактировать ]
Retrieved from "https://en.wikipedia.org/w/index.php?title=Multigate_device&oldid=1237716891#Tri-gate_transistors"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: 34c83d3f54b1098b6afeff9abf53c493__1722389280
URL1:https://arc.ask3.ru/arc/aa/34/93/34c83d3f54b1098b6afeff9abf53c493.html
Заголовок, (Title) документа по адресу, URL1:
Multigate device - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)