Контроллер памяти

Контроллер памяти , также известный как контроллер микросхем памяти ( MCC ) или блок контроллера памяти ( MCU компьютера и из нее ), представляет собой цифровую схему, которая управляет потоком данных, поступающих в основную память . ^[1]^[2] Когда контроллер памяти интегрирован в другой чип, например, является неотъемлемой частью микропроцессора , его обычно называют интегрированным контроллером памяти ( IMC ).

Контроллеры памяти содержат логику, необходимую для чтения и записи в динамическую оперативную память (DRAM), а также для обеспечения критического обновления памяти и других функций. Чтение и запись в DRAM выполняется путем выбора адресов данных строк и столбцов DRAM в качестве входов для схемы мультиплексора , где демультиплексор DRAM использует преобразованные входы для выбора правильной ячейки памяти и возврата данных, которые затем передается обратно через мультиплексор для консолидации данных и уменьшения необходимой ширины шины для операции. Ширина шины контроллеров памяти варьируется от 8 бит в более ранних системах до 512 бит в более сложных системах, где они обычно реализуются как четыре 64-битных контроллера памяти, работающих одновременно, хотя некоторые работают с двумя 64-битными контроллерами памяти. используется для доступа к 128-битному устройству памяти.

Некоторые контроллеры памяти, например тот, который интегрирован в PowerQUICC процессоры II, включают в себя аппаратное обеспечение для обнаружения и исправления ошибок . ^[3] Распространенной формой контроллера памяти является блок управления памятью (MMU), который во многих операционных системах реализует виртуальную адресацию .

История

Старые компьютеры на базе процессоров Intel и PowerPC имеют микросхемы контроллера памяти, которые отделены от основного процессора. Часто они интегрированы в северный мост компьютера, который также иногда называют концентратором контроллера памяти.

Большинство современных микропроцессоров для настольных компьютеров или рабочих станций используют интегрированный контроллер памяти ( IMC ), включая микропроцессоры Intel , AMD и микропроцессоры, построенные на архитектуре ARM . До K8 (около 2003 г.) микропроцессоры AMD имели контроллер памяти, встроенный в северный мост материнской платы . В K8 и более поздних версиях AMD использовала встроенный контроллер памяти. ^[4] Аналогично, до Nehalem (около 2008 г.) микропроцессоры Intel использовали контроллеры памяти, встроенные в северный мост материнской платы. Nehalem и позже перешли на интегрированный контроллер памяти. ^[5] Другие примеры микропроцессорных архитектур, использующих интегрированные контроллеры памяти , включают NVIDIA от Fermi , IBM от POWER5 и Sun Microsystems от UltraSPARC T1 .

Хотя встроенный контроллер памяти потенциально может повысить производительность системы, например, за счет уменьшения задержки памяти , он привязывает микропроцессор к определенному типу (или типам) памяти, вынуждая перепроектировать его для поддержки новых технологий памяти. Когда DDR2 SDRAM была представлена , AMD выпустила новые процессоры Athlon 64 . Эти новые модели с контроллером DDR2 используют другой физический разъем (известный как Socket AM2 ), поэтому они подходят только к материнским платам, предназначенным для нового типа оперативной памяти. Если контроллер памяти не встроен в кристалл, тот же процессор можно установить на новую материнскую плату с обновленным северным мостом для использования более новой памяти.

Некоторые микропроцессоры 1990-х годов, такие как DEC Alpha 21066 и HP PA-7300LC , имели встроенные контроллеры памяти; однако это было реализовано не для повышения производительности, а для снижения стоимости систем за счет устранения необходимости во внешнем контроллере памяти. ^{[ нужна ссылка ]}

Некоторые процессоры спроектированы таким образом, чтобы их контроллеры памяти были выделенными внешними компонентами, которые не являются частью набора микросхем. Примером является IBM POWER8 , в котором используются внешние чипы Centaur , которые устанавливаются в модули DIMM и действуют как буферы памяти, микросхемы кэша L4 и фактические контроллеры памяти. Первая версия чипа Centaur использовала память DDR3, но позже была выпущена обновленная версия, которая может использовать DDR4. ^[6]

Безопасность

ЦП Некоторые экспериментальные контроллеры памяти содержат второй уровень трансляции адресов в дополнение к первому уровню трансляции адресов, выполняемому блоком управления памятью для улучшения производительности кэша и шины. ^[7]

Контроллеры памяти, встроенные в некоторые процессоры Intel Core , обеспечивают скремблирование памяти как функцию, которая превращает пользовательские данные, записанные в основную память, в псевдослучайные шаблоны. ^[8]^[9] Предполагается, что скремблирование памяти предотвращает судебно -медицинский анализ и анализ обратной разработки на основе остаточных данных DRAM , эффективно делая различные типы атак с холодной загрузкой неэффективными. В нынешней практике этого достичь не удалось; Скремблирование памяти было разработано только для решения электрических проблем, связанных с DRAM. Стандарты скремблирования памяти конца 2010-х годов не устраняют и не предотвращают проблемы или проблемы безопасности, не являются криптографически безопасными и не обязательно имеют открытый исходный код или открыты для публичного пересмотра или анализа. ^[10]

У ASUS и Intel свои стандарты скремблирования памяти. В настоящее время материнские платы ASUS позволяют пользователю выбирать, какие стандарты шифрования памяти использовать (ASUS или Intel) или полностью отключить эту функцию.

Варианты

Память с двойной скоростью передачи данных

Контроллеры памяти с двойной скоростью передачи данных (DDR) используются для управления DDR SDRAM , где данные передаются как по нарастающему, так и по спадающему фронту тактовой частоты системной памяти. Контроллеры памяти DDR значительно сложнее по сравнению с контроллерами с одной скоростью передачи данных. ^{[ нужна ссылка ]}, но они позволяют передавать вдвое больше данных без увеличения тактовой частоты ячейки памяти или ширины шины.

Многоканальная память

Многоканальные контроллеры памяти — это контроллеры памяти, в которых устройства DRAM разделены на несколько разных шин, что позволяет контроллерам памяти получать к ним параллельный доступ. Это увеличивает теоретическую пропускную способность шины в несколько раз, в зависимости от количества каналов. Хотя канал для каждой ячейки DRAM был бы идеальным решением, добавление дополнительных каналов очень сложно из-за количества проводов, емкости линий и необходимости иметь одинаковые длины параллельных линий доступа.

Полностью буферизованная память

размещается буферное устройство памяти В системах с полностью буферизованной памятью в каждом модуле памяти (называемое FB-DIMM, когда используется полностью буферизованное ОЗУ), которое, в отличие от традиционных устройств контроллера памяти, использует последовательный канал передачи данных к контроллеру памяти вместо параллельного канала, используемого в системах с полностью буферизованной памятью. предыдущие конструкции ОЗУ. Это уменьшает количество проводов, необходимых для размещения устройств памяти на материнской плате (что позволяет использовать меньшее количество слоев, что означает возможность размещения большего количества устройств памяти на одной плате) за счет увеличения задержки (времени необходимо для доступа к ячейке памяти). Это увеличение связано со временем, необходимым для преобразования параллельной информации, считанной из ячейки DRAM, в последовательный формат, используемый контроллером FB-DIMM, и обратно в параллельную форму в контроллере памяти на материнской плате.

Теоретически буферное устройство памяти FB-DIMM может быть построено для доступа к любым ячейкам DRAM, что позволяет создать независимый от ячеек памяти контроллер памяти, но это не было продемонстрировано, поскольку технология находится в зачаточном состоянии.

Контроллер флэш-памяти

Многие устройства флэш-памяти , такие как USB-накопители и твердотельные накопители , включают в себя контроллер флэш-памяти . Доступ к флэш-памяти по своей сути медленнее, чем к ОЗУ, и часто она становится непригодной для использования после нескольких миллионов циклов записи, что обычно делает ее непригодной для приложений ОЗУ.

См. также

Ссылки

^ Руководство по сертификационному экзамену Comptia A +, седьмое издание, Майк Мейерс, в глоссарии, внизу страницы 1278: «Чип, который обрабатывает запросы памяти от ЦП».
^ Аккуратный, Адам Г. (4 декабря 2003 г.). Максимизация производительности и масштабируемости с помощью IBM WebSphere . Апресс. ISBN 9781590591307 . Проверено 6 февраля 2015 г.
^ "Контроллер памяти"
^ Фрис, Ханс де. «Chip Architect: архитектура микропроцессоров AMD следующего поколения» . www.chip-architect.com . Проверено 17 марта 2018 г.
^ Торрес, Габриэль (26 августа 2008 г.). «Внутри микроархитектуры Intel Nehalem» . Аппаратные секреты . п. 2 . Проверено 7 сентября 2017 г.
^ Прикетт Морган, Тимоти (17 октября 2016 г.). «IBM внедряет память DDR4 в энергосистемы» . IT-джунгли . п. 1 . Проверено 7 сентября 2017 г.
^ Джон Картер, Уилсон Се, Ли Столлер, Марк Суонсони, Ликсин Чжан и др. «Импульс: создание более умного контроллера памяти» .
^ «Настольные компьютеры семейства процессоров Intel Core 2-го поколения, настольные компьютеры семейства процессоров Intel Pentium и настольные компьютеры семейства процессоров Intel Celeron» (PDF) . Июнь 2013. с. 23 . Проверено 3 ноября 2015 г.
^ «Семейство мобильных процессоров Intel Core 2-го поколения и семейство процессоров Intel Celeron для мобильных устройств» (PDF) . Сентябрь 2012. с. 24 . Проверено 3 ноября 2015 г.
^ Игорь Скочинский (12 марта 2014 г.). «Секрет Intel Management Engine» . СлайдПоделиться . стр. 26–29 . Проверено 13 июля 2014 г.

Внешние ссылки

Технический документ Infineon/Kingston (поставщик памяти) о двухканальной памяти DDR – объясняет двухканальные контроллеры памяти и способы их использования.
Введение в контроллер памяти
Руководство Intel по одно- и многоканальным режимам памяти
Что такое контроллер памяти и как он работает
Что такое контроллер памяти?

[1] Руководство по сертификационному экзамену Comptia A +, седьмое издание, Майк Мейерс, в глоссарии, внизу страницы 1278: «Чип, который обрабатывает запросы памяти от ЦП».

[2] Аккуратный, Адам Г. (4 декабря 2003 г.). Максимизация производительности и масштабируемости с помощью IBM WebSphere . Апресс. ISBN 9781590591307 . Проверено 6 февраля 2015 г.

[3] "Контроллер памяти"

[4] Фрис, Ханс де. «Chip Architect: архитектура микропроцессоров AMD следующего поколения» . www.chip-architect.com . Проверено 17 марта 2018 г.

[5] Торрес, Габриэль (26 августа 2008 г.). «Внутри микроархитектуры Intel Nehalem» . Аппаратные секреты . п. 2 . Проверено 7 сентября 2017 г.

[6] Прикетт Морган, Тимоти (17 октября 2016 г.). «IBM внедряет память DDR4 в энергосистемы» . IT-джунгли . п. 1 . Проверено 7 сентября 2017 г.

[7] Джон Картер, Уилсон Се, Ли Столлер, Марк Суонсони, Ликсин Чжан и др. «Импульс: создание более умного контроллера памяти» .

[8] «Настольные компьютеры семейства процессоров Intel Core 2-го поколения, настольные компьютеры семейства процессоров Intel Pentium и настольные компьютеры семейства процессоров Intel Celeron» (PDF) . Июнь 2013. с. 23 . Проверено 3 ноября 2015 г.

[9] «Семейство мобильных процессоров Intel Core 2-го поколения и семейство процессоров Intel Celeron для мобильных устройств» (PDF) . Сентябрь 2012. с. 24 . Проверено 3 ноября 2015 г.

[10] Игорь Скочинский (12 марта 2014 г.). «Секрет Intel Management Engine» . СлайдПоделиться . стр. 26–29 . Проверено 13 июля 2014 г.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]