✖


Jump to content

Оперативная память

Страница полузащищенная
(Перенаправлено со стены памяти )
«ОЗУ» перенаправляется сюда. Чтобы узнать о других значениях, см. Ram .
Не путать с памятью произвольного доступа или машиной произвольного доступа .

памяти компьютера и хранения данных компьютера Типы
Общий
Неустойчивый
БАРАН
Исторический
Энергонезависимый
ПЗУ
NVRAM
ранней стадии NVRAM
Аналоговая запись
Оптический
В разработке
Исторический
64-битный кристалл микросхемы памяти, буферная память SP95 Phase 2, произведенная IBM в середине 60-х годов, в сравнении с железными кольцами ядра памяти .
Пример перезаписываемой энергозависимой оперативной памяти: синхронной динамической оперативной памяти Модули , в основном используемые в качестве основной памяти в персональных компьютерах , рабочих станциях и серверах .
объемом 8 ГБ DDR3 Оперативная память с белым радиатором

Оперативная память ( RAM ; / ræ . m / ) — это форма электронной компьютерной памяти которую можно читать и изменять в любом порядке, обычно используемую для хранения рабочих данных и машинного кода , [1] [2] Устройство памяти с произвольным доступом или записывать элементы данных позволяет считывать практически за одинаковое время независимо от физического расположения данных внутри памяти, в отличие от других носителей данных с прямым доступом (таких как жесткие диски и магнитные ленты). ), где время, необходимое для чтения и записи элементов данных, значительно варьируется в зависимости от их физического расположения на носителе записи из-за механических ограничений, таких как скорость вращения носителя и движение руки.

В современных технологиях оперативная память принимает форму микросхем интегральных схем (ИС) с МОП (металл-оксид-полупроводник) ячейками памяти . ОЗУ обычно связано с энергозависимыми типами памяти, в которых сохраненная информация теряется при отключении питания. Двумя основными типами энергозависимой полупроводниковой памяти с произвольным доступом являются статическая память с произвольным доступом (SRAM) и динамическая память с произвольным доступом (DRAM).

Также была разработана энергонезависимая оперативная память. [3] и другие типы энергонезависимой памяти допускают произвольный доступ для операций чтения, но либо не допускают операций записи, либо имеют другие ограничения. К ним относятся большинство типов флэш-памяти ROM и NOR .

Использование полупроводниковой оперативной памяти началось в 1965 году, когда IBM представила монолитный (однокристальный) 16-битный чип SP95 SRAM для своего компьютера System/360 Model 95 , а Toshiba использовала дискретные ячейки памяти DRAM для своего 180-битного Toscal BC-1411. электронный калькулятор , оба на основе биполярных транзисторов . Хотя биполярная DRAM предлагала более высокие скорости, чем память с магнитным сердечником , она не могла конкурировать с более низкой ценой доминирующей в то время памяти с магнитным сердечником. [4] Память на основе МОП-транзисторов была разработана в конце 1960-х годов и легла в основу всей ранней коммерческой полупроводниковой памяти. Первый коммерческий чип DRAM IC, 1K Intel 1103 , был представлен в октябре 1970 года. Синхронная динамическая память с произвольным доступом (SDRAM) позже дебютировала с чипом Samsung KM48SL2000 в 1992 году.

История

These IBM tabulating machines from the mid-1930s used mechanical counters to store information.
1-megabit (Mbit) chip, one of the last models developed by VEB Carl Zeiss Jena in 1989

Ранние компьютеры использовали реле и механические счетчики. [5] или линии задержки для функций основной памяти. Ультразвуковые линии задержки представляли собой последовательные устройства , которые могли воспроизводить данные только в том порядке, в котором они были записаны. Память барабана можно расширить при относительно небольших затратах, но эффективное извлечение элементов памяти требует знания физического расположения барабана для оптимизации скорости. Защелки, построенные из ламповых триодов , а позже и из дискретных транзисторов , использовались для небольших и быстрых запоминающих устройств, таких как регистры. Такие регистры были относительно большими и слишком дорогими для хранения больших объемов данных; обычно можно было предоставить только несколько десятков или несколько сотен бит такой памяти.

The first practical form of random-access memory was the Williams tube starting in 1947. It stored data as electrically charged spots on the face of a cathode-ray tube. Since the electron beam of the CRT could read and write the spots on the tube in any order, memory was random access. The capacity of the Williams tube was a few hundred to around a thousand bits, but it was much smaller, faster, and more power-efficient than using individual vacuum tube latches. Developed at the University of Manchester in England, the Williams tube provided the medium on which the first electronically stored program was implemented in the Manchester Baby computer, which first successfully ran a program on 21 June, 1948.[6] In fact, rather than the Williams tube memory being designed for the Baby, the Baby was a testbed to demonstrate the reliability of the memory.[7][8]

Magnetic-core memory was invented in 1947 and developed up until the mid-1970s. It became a widespread form of random-access memory, relying on an array of magnetized rings. By changing the sense of each ring's magnetization, data could be stored with one bit stored per ring. Since every ring had a combination of address wires to select and read or write it, access to any memory location in any sequence was possible. Magnetic core memory was the standard form of computer memory system until displaced by solid-state MOS (metal–oxide–silicon) semiconductor memory in integrated circuits (ICs) during the early 1970s.[9]

Prior to the development of integrated read-only memory (ROM) circuits, permanent (or read-only) random-access memory was often constructed using diode matrices driven by address decoders, or specially wound core rope memory planes.[citation needed]

Semiconductor memory began in the 1960s with bipolar memory, which used bipolar transistors. Although it was faster, it could not compete with the lower price of magnetic core memory.[10]

MOS RAM

The invention of the MOSFET (metal–oxide–semiconductor field-effect transistor), also known as the MOS transistor, by Mohamed M. Atalla and Dawon Kahng at Bell Labs in 1959,[11] led to the development of metal–oxide–semiconductor (MOS) memory by John Schmidt at Fairchild Semiconductor in 1964.[9][12] In addition to higher speeds, MOS semiconductor memory was cheaper and consumed less power than magnetic core memory.[9] The development of silicon-gate MOS integrated circuit (MOS IC) technology by Federico Faggin at Fairchild in 1968 enabled the production of MOS memory chips.[13] MOS memory overtook magnetic core memory as the dominant memory technology in the early 1970s.[9]

An integrated bipolar static random-access memory (SRAM) was invented by Robert H. Norman at Fairchild Semiconductor in 1963.[14] It was followed by the development of MOS SRAM by John Schmidt at Fairchild in 1964.[9] SRAM became an alternative to magnetic-core memory, but required six MOS transistors for each bit of data.[15] Commercial use of SRAM began in 1965, when IBM introduced the SP95 memory chip for the System/360 Model 95.[10]

Dynamic random-access memory (DRAM) allowed replacement of a 4 or 6-transistor latch circuit by a single transistor for each memory bit, greatly increasing memory density at the cost of volatility. Data was stored in the tiny capacitance of each transistor, and had to be periodically refreshed every few milliseconds before the charge could leak away. Toshiba's Toscal BC-1411 electronic calculator, which was introduced in 1965,[16][17][18] used a form of capacitive bipolar DRAM, storing 180-bit data on discrete memory cells, consisting of germanium bipolar transistors and capacitors.[17][18] While it offered higher speeds than magnetic-core memory, bipolar DRAM could not compete with the lower price of the then dominant magnetic-core memory.[19]

MOS technology is the basis for modern DRAM. In 1966, Dr. Robert H. Dennard at the IBM Thomas J. Watson Research Center was working on MOS memory. While examining the characteristics of MOS technology, he found it was capable of building capacitors, and that storing a charge or no charge on the MOS capacitor could represent the 1 and 0 of a bit, while the MOS transistor could control writing the charge to the capacitor. This led to his development of a single-transistor DRAM memory cell.[15] In 1967, Dennard filed a patent under IBM for a single-transistor DRAM memory cell, based on MOS technology.[20] The first commercial DRAM IC chip was the Intel 1103, which was manufactured on an 8 μm MOS process with a capacity of 1 kbit, and was released in 1970.[9][21][22]

Synchronous dynamic random-access memory (SDRAM) was developed by Samsung Electronics. The first commercial SDRAM chip was the Samsung KM48SL2000, which had a capacity of 16 Mbit.[23] It was introduced by Samsung in 1992,[24] and mass-produced in 1993.[23] The first commercial DDR SDRAM (double data rate SDRAM) memory chip was Samsung's 64 Mbit DDR SDRAM chip, released in June 1998.[25] GDDR (graphics DDR) is a form of DDR SGRAM (synchronous graphics RAM), which was first released by Samsung as a 16 Mbit memory chip in 1998.[26]

Types

The two widely used forms of modern RAM are static RAM (SRAM) and dynamic RAM (DRAM). In SRAM, a bit of data is stored using the state of a six-transistor memory cell, typically using six MOSFETs. This form of RAM is more expensive to produce, but is generally faster and requires less dynamic power than DRAM. In modern computers, SRAM is often used as cache memory for the CPU. DRAM stores a bit of data using a transistor and capacitor pair (typically a MOSFET and MOS capacitor, respectively),[27] which together comprise a DRAM cell. The capacitor holds a high or low charge (1 or 0, respectively), and the transistor acts as a switch that lets the control circuitry on the chip read the capacitor's state of charge or change it. As this form of memory is less expensive to produce than static RAM, it is the predominant form of computer memory used in modern computers.

Both static and dynamic RAM are considered volatile, as their state is lost or reset when power is removed from the system. By contrast, read-only memory (ROM) stores data by permanently enabling or disabling selected transistors, such that the memory cannot be altered. Writable variants of ROM (such as EEPROM and NOR flash) share properties of both ROM and RAM, enabling data to persist without power and to be updated without requiring special equipment. ECC memory (which can be either SRAM or DRAM) includes special circuitry to detect and/or correct random faults (memory errors) in the stored data, using parity bits or error correction codes.

In general, the term RAM refers solely to solid-state memory devices (either DRAM or SRAM), and more specifically the main memory in most computers. In optical storage, the term DVD-RAM is somewhat of a misnomer since, it is not random access; it behaves much like a hard disc drive if somewhat slower. Aside, unlike CD-RW or DVD-RW, DVD-RAM does not need to be erased before reuse.

Memory cell

Main article: Memory cell (computing)

The memory cell is the fundamental building block of computer memory. The memory cell is an electronic circuit that stores one bit of binary information and it must be set to store a logic 1 (high voltage level) and reset to store a logic 0 (low voltage level). Its value is maintained/stored until it is changed by the set/reset process. The value in the memory cell can be accessed by reading it.

In SRAM, the memory cell is a type of flip-flop circuit, usually implemented using FETs. This means that SRAM requires very low power when not being accessed, but it is expensive and has low storage density.

A second type, DRAM, is based around a capacitor. Charging and discharging this capacitor can store a "1" or a "0" in the cell. However, the charge in this capacitor slowly leaks away, and must be refreshed periodically. Because of this refresh process, DRAM uses more power, but it can achieve greater storage densities and lower unit costs compared to SRAM.

SRAM Cell (6 Transistors)
DRAM Cell (1 Transistor and one capacitor)

Addressing

To be useful, memory cells must be readable and writable. Within the RAM device, multiplexing and demultiplexing circuitry is used to select memory cells. Typically, a RAM device has a set of address lines , and for each combination of bits that may be applied to these lines, a set of memory cells are activated. Due to this addressing, RAM devices virtually always have a memory capacity that is a power of two.

Usually several memory cells share the same address. For example, a 4 bit 'wide' RAM chip has 4 memory cells for each address. Often the width of the memory and that of the microprocessor are different, for a 32 bit microprocessor, eight 4 bit RAM chips would be needed.

Often more addresses are needed than can be provided by a device. In that case, external multiplexors to the device are used to activate the correct device that is being accessed.

Memory hierarchy

Main article: Memory hierarchy

One can read and over-write data in RAM. Many computer systems have a memory hierarchy consisting of processor registers, on-die SRAM caches, external caches, DRAM, paging systems and virtual memory or swap space on a hard drive. This entire pool of memory may be referred to as "RAM" by many developers, even though the various subsystems can have very different access times, violating the original concept behind the random access term in RAM. Even within a hierarchy level such as DRAM, the specific row, column, bank, rank, channel, or interleave organization of the components make the access time variable, although not to the extent that access time to rotating storage media or a tape is variable. The overall goal of using a memory hierarchy is to obtain the fastest possible average access time while minimizing the total cost of the entire memory system (generally, the memory hierarchy follows the access time with the fast CPU registers at the top and the slow hard drive at the bottom).

In many modern personal computers, the RAM comes in an easily upgraded form of modules called memory modules or DRAM modules about the size of a few sticks of chewing gum. These can be quickly replaced should they become damaged or when changing needs demand more storage capacity. As suggested above, smaller amounts of RAM (mostly SRAM) are also integrated in the CPU and other ICs on the motherboard, as well as in hard-drives, CD-ROMs, and several other parts of the computer system.

Other uses of RAM

A SO-DIMM stick of laptop RAM, roughly half the size of desktop RAM

In addition to serving as temporary storage and working space for the operating system and applications, RAM is used in numerous other ways.

Virtual memory

Main article: Virtual memory

Most modern operating systems employ a method of extending RAM capacity, known as "virtual memory". A portion of the computer's hard drive is set aside for a paging file or a scratch partition, and the combination of physical RAM and the paging file form the system's total memory. (For example, if a computer has 2 GB (10243 B) of RAM and a 1 GB page file, the operating system has 3 GB total memory available to it.) When the system runs low on physical memory, it can "swap" portions of RAM to the paging file to make room for new data, as well as to read previously swapped information back into RAM. Excessive use of this mechanism results in thrashing and generally hampers overall system performance, mainly because hard drives are far slower than RAM.

RAM disk

Main article: RAM drive

Software can "partition" a portion of a computer's RAM, allowing it to act as a much faster hard drive that is called a RAM disk. A RAM disk loses the stored data when the computer is shut down, unless memory is arranged to have a standby battery source, or changes to the RAM disk are written out to a nonvolatile disk. The RAM disk is reloaded from the physical disk upon RAM disk initialization.

Shadow RAM

Sometimes, the contents of a relatively slow ROM chip are copied to read/write memory to allow for shorter access times. The ROM chip is then disabled while the initialized memory locations are switched in on the same block of addresses (often write-protected). This process, sometimes called shadowing, is fairly common in both computers and embedded systems.

As a common example, the BIOS in typical personal computers often has an option called "use shadow BIOS" or similar. When enabled, functions that rely on data from the BIOS's ROM instead use DRAM locations (most can also toggle shadowing of video card ROM or other ROM sections). Depending on the system, this may not result in increased performance, and may cause incompatibilities. For example, some hardware may be inaccessible to the operating system if shadow RAM is used. On some systems the benefit may be hypothetical because the BIOS is not used after booting in favor of direct hardware access. Free memory is reduced by the size of the shadowed ROMs.[28]

Memory wall

The "memory wall" is the growing disparity of speed between CPU and the response time of memory (known as memory latency) outside the CPU chip. An important reason for this disparity is the limited communication bandwidth beyond chip boundaries, which is also referred to as bandwidth wall. From 1986 to 2000, CPU speed improved at an annual rate of 55% while off-chip memory response time only improved at 10%. Given these trends, it was expected that memory latency would become an overwhelming bottleneck in computer performance.[29]

Another reason for the disparity is the enormous increase in the size of memory since the start of the PC revolution in the 1980s. Originally, PCs contained less than 1 mebibyte of RAM, which often had a response time of 1 CPU clock cycle, meaning that it required 0 wait states. Larger memory units are inherently slower than smaller ones of the same type, simply because it takes longer for signals to traverse a larger circuit. Constructing a memory unit of many gibibytes with a response time of one clock cycle is difficult or impossible. Today's CPUs often still have a mebibyte of 0 wait state cache memory, but it resides on the same chip as the CPU cores due to the bandwidth limitations of chip-to-chip communication. It must also be constructed from static RAM, which is far more expensive than the dynamic RAM used for larger memories. Static RAM also consumes far more power.

CPU speed improvements slowed significantly partly due to major physical barriers and partly because current CPU designs have already hit the memory wall in some sense. Intel summarized these causes in a 2005 document.[30]

First of all, as chip geometries shrink and clock frequencies rise, the transistor leakage current increases, leading to excess power consumption and heat... Secondly, the advantages of higher clock speeds are in part negated by memory latency, since memory access times have not been able to keep pace with increasing clock frequencies. Third, for certain applications, traditional serial architectures are becoming less efficient as processors get faster (due to the so-called Von Neumann bottleneck), further undercutting any gains that frequency increases might otherwise buy. In addition, partly due to limitations in the means of producing inductance within solid state devices, resistance-capacitance (RC) delays in signal transmission are growing as feature sizes shrink, imposing an additional bottleneck that frequency increases don't address.

The RC delays in signal transmission were also noted in "Clock Rate versus IPC: The End of the Road for Conventional Microarchitectures"[31] which projected a maximum of 12.5% average annual CPU performance improvement between 2000 and 2014.

A different concept is the processor-memory performance gap, which can be addressed by 3D integrated circuits that reduce the distance between the logic and memory aspects that are further apart in a 2D chip.[32] Memory subsystem design requires a focus on the gap, which is widening over time.[33] The main method of bridging the gap is the use of caches; small amounts of high-speed memory that houses recent operations and instructions nearby the processor, speeding up the execution of those operations or instructions in cases where they are called upon frequently. Multiple levels of caching have been developed to deal with the widening gap, and the performance of high-speed modern computers relies on evolving caching techniques.[34] There can be up to a 53% difference between the growth in speed of processor and the lagging speed of main memory access.[35]

Solid-state hard drives have continued to increase in speed, from ~400 Mbit/s via SATA3 in 2012 up to ~3 GB/s via NVMe/PCIe in 2018, closing the gap between RAM and hard disk speeds, although RAM continues to be an order of magnitude faster, with single-lane DDR4 3200 capable of 25 GB/s, and modern GDDR even faster. Fast, cheap, non-volatile solid state drives have replaced some functions formerly performed by RAM, such as holding certain data for immediate availability in server farms - 1 terabyte of SSD storage can be had for $200, while 1 TB of RAM would cost thousands of dollars.[36][37]

Timeline

See also: Flash memory § Timeline, Read-only memory § Timeline, and Transistor count § Memory

SRAM

Static random-access memory (SRAM)
Date of introductionChip nameCapacity (bits)Access timeSRAM typeManufacturer(s)ProcessMOSFETRef
March 1963—1?Bipolar (cell)Fairchild——[10]
1965?8?BipolarIBM?—
SP9516?BipolarIBM?—[38]
?64?MOSFETFairchild?PMOS[39]
1966TMC316216?Bipolar (TTL)Transitron?—[9]
???MOSFETNEC??[40]
1968?64?MOSFETFairchild?PMOS[40]
144?MOSFETNEC?NMOS
512?MOSFETIBM?NMOS[39]
1969?128?BipolarIBM?—[10]
1101256850 nsMOSFETIntel12,000 nmPMOS[41][42][43][44]
197221021 kbit?MOSFETIntel?NMOS[41]
197451011 kbit800 nsMOSFETIntel?CMOS[41][45]
2102A1 kbit350 nsMOSFETIntel?NMOS (depletion)[41][46]
197521144 kbit450 nsMOSFETIntel?NMOS[41][45]
197621151 kbit70 nsMOSFETIntel?NMOS (HMOS)[41][42]
21474 kbit55 nsMOSFETIntel?NMOS (HMOS)[41][47]
1977?4 kbit?MOSFETToshiba?CMOS[42]
1978HM61474 kbit55 nsMOSFETHitachi3,000 nmCMOS (twin-well)[47]
TMS401616 kbit?MOSFETTexas Instruments?NMOS[42]
1980?16 kbit?MOSFETHitachi, Toshiba?CMOS[48]
64 kbit?MOSFETMatsushita
1981?16 kbit?MOSFETTexas Instruments2,500 nmNMOS[48]
October 1981?4 kbit18 nsMOSFETMatsushita, Toshiba2,000 nmCMOS[49]
1982?64 kbit?MOSFETIntel1,500 nmNMOS (HMOS)[48]
February 1983?64 kbit50 nsMOSFETMitsubishi?CMOS[50]
1984?256 kbit?MOSFETToshiba1,200 nmCMOS[48][43]
1987?1 Mbit?MOSFETSony, Hitachi, Mitsubishi, Toshiba?CMOS[48]
December 1987?256 kbit10 nsBiMOSTexas Instruments800 nmBiCMOS[51]
1990?4 Mbit15–23 nsMOSFETNEC, Toshiba, Hitachi, Mitsubishi?CMOS[48]
1992?16 Mbit12–15 nsMOSFETFujitsu, NEC400 nm
December 1994?512 kbit2.5 nsMOSFETIBM?CMOS (SOI)[52]
1995?4 Mbit6 nsCache (SyncBurst)Hitachi100 nmCMOS[53]
256 Mbit?MOSFETHyundai?CMOS[54]

DRAM

Dynamic random-access memory (DRAM)
Date of introductionChip nameCapacity (bits)DRAM typeManufacturer(s)ProcessMOSFETAreaRef
1965—1 bitDRAM (cell)Toshiba———[17][18]
1967—1 bitDRAM (cell)IBM—MOS—[20][40]
1968?256 bitDRAM (IC)Fairchild?PMOS?[9]
1969—1 bitDRAM (cell)Intel—PMOS—[40]
197011021 kbitDRAM (IC)Intel, Honeywell?PMOS?[40]
11031 kbitDRAMIntel8,000 nmPMOS10 mm2[55][56][21]
1971μPD4031 kbitDRAMNEC?NMOS?[57]
?2 kbitDRAMGeneral Instrument?PMOS13 mm2[58]
197221074 kbitDRAMIntel?NMOS?[41][59]
1973?8 kbitDRAMIBM?PMOS19 mm2[58]
1975211616 kbitDRAMIntel?NMOS?[60][9]
1977?64 kbitDRAMNTT?NMOS35 mm2[58]
1979MK481616 kbitPSRAMMostek?NMOS?[61]
?64 kbitDRAMSiemens?VMOS25 mm2[58]
1980?256 kbitDRAMNEC, NTT1,000–1,500 nmNMOS34–42 mm2[58]
1981?288 kbitDRAMIBM?MOS25 mm2[62]
1983?64 kbitDRAMIntel1,500 nmCMOS20 mm2[58]
256 kbitDRAMNTT?CMOS31 mm2
January 5, 1984?8 MbitDRAMHitachi?MOS?[63][64]
February 1984?1 MbitDRAMHitachi, NEC1,000 nmNMOS74–76 mm2[58][65]
NTT800 nmCMOS53 mm2[58][65]
1984TMS416164 kbitDPRAM (VRAM)Texas Instruments?NMOS?[66][67]
January 1985μPD41264256 kbitDPRAM (VRAM)NEC?NMOS?[68][69]
June 1986?1 MbitPSRAMToshiba?CMOS?[70]
1986?4 MbitDRAMNEC800 nmNMOS99 mm2[58]
Texas Instruments, Toshiba1,000 nmCMOS100–137 mm2
1987?16 MbitDRAMNTT700 nmCMOS148 mm2[58]
October 1988?512 kbitHSDRAMIBM1,000 nmCMOS78 mm2[71]
1991?64 MbitDRAMMatsushita, Mitsubishi, Fujitsu, Toshiba400 nmCMOS?[48]
1993?256 MbitDRAMHitachi, NEC250 nmCMOS?
1995?4 MbitDPRAM (VRAM)Hitachi?CMOS?[53]
January 9, 1995?1 GbitDRAMNEC250 nmCMOS?[72][53]
Hitachi160 nmCMOS?
1996?4 MbitFRAMSamsung?NMOS?[73]
1997?4 GbitQLCNEC150 nmCMOS?[48]
1998?4 GbitDRAMHyundai?CMOS?[54]
June 2001TC51W3216XB32 MbitPSRAMToshiba?CMOS?[74]
February 2001?4 GbitDRAMSamsung100 nmCMOS?[48][75]

SDRAM

Part of this section is transcluded from Synchronous dynamic random-access memory. (edit | history)
Synchronous dynamic random-access memory (SDRAM)
Date of introductionChip nameCapacity (bits)[76]SDRAM typeManufacturer(s)ProcessMOSFETAreaRef
1992KM48SL200016 MbitSDRSamsung?CMOS?[77][23]
1996MSM5718C5018 MbitRDRAMOki?CMOS325 mm2[78]
N64 RDRAM36 MbitRDRAMNEC?CMOS?[79]
?1024 MbitSDRMitsubishi150 nmCMOS?[48]
1997?1024 MbitSDRHyundai?SOI?[54]
1998MD576480264 MbitRDRAMOki?CMOS325 mm2[78]
March 1998Direct RDRAM72 MbitRDRAMRambus?CMOS?[80]
June 1998?64 MbitDDRSamsung?CMOS?[81][82][83]
1998?64 MbitDDRHyundai?CMOS?[54]
128 MbitSDRSamsung?CMOS?[84][82]
1999?128 MbitDDRSamsung?CMOS?[82]
1024 MbitDDRSamsung140 nmCMOS?[48]
2000GS eDRAM32 MbiteDRAMSony, Toshiba180 nmCMOS279 mm2[85]
2001?288 MbitRDRAMHynix?CMOS?[86]
?DDR2Samsung100 nmCMOS?[83][48]
2002?256 MbitSDRHynix?CMOS?[86]
2003EE+GS eDRAM32 MbiteDRAMSony, Toshiba90 nmCMOS86 mm2[85]
?72 MbitDDR3Samsung90 nmCMOS?[87]
512 MbitDDR2Hynix?CMOS?[86]
Elpida110 nmCMOS?[88]
1024 MbitDDR2Hynix?CMOS?[86]
2004?2048 MbitDDR2Samsung80 nmCMOS?[89]
2005EE+GS eDRAM32 MbiteDRAMSony, Toshiba65 nmCMOS86 mm2[90]
Xenos eDRAM80 MbiteDRAMNEC90 nmCMOS?[91]
?512 MbitDDR3Samsung80 nmCMOS?[83][92]
2006?1024 MbitDDR2Hynix60 nmCMOS?[86]
2008??LPDDR2Hynix?
April 2008?8192 MbitDDR3Samsung50 nmCMOS?[93]
2008?16384 MbitDDR3Samsung50 nmCMOS?
2009??DDR3Hynix44 nmCMOS?[86]
2048 MbitDDR3Hynix40 nm
2011?16384 MbitDDR3Hynix40 nmCMOS?[94]
2048 MbitDDR4Hynix30 nmCMOS?[94]
2013??LPDDR4Samsung20 nmCMOS?[94]
2014?8192 MbitLPDDR4Samsung20 nmCMOS?[95]
2015?12 GbitLPDDR4Samsung20 nmCMOS?[84]
2018?8192 MbitLPDDR5Samsung10 nmFinFET?[96]
128 GbitDDR4Samsung10 nmFinFET?[97]

SGRAM and HBM

Synchronous graphics random-access memory (SGRAM) and High Bandwidth Memory (HBM)
Date of introductionChip nameCapacity (bits)[76]SDRAM typeManufacturer(s)ProcessMOSFETAreaRef
November 1994HM52832068 MbitSGRAM (SDR)Hitachi350 nmCMOS58 mm2[98][99]
December 1994μPD4818508 MbitSGRAM (SDR)NEC?CMOS280 mm2[100][101]
1997μPD481165016 MbitSGRAM (SDR)NEC350 nmCMOS280 mm2[102][103]
September 1998?16 MbitSGRAM (GDDR)Samsung?CMOS?[81]
1999KM4132G11232 MbitSGRAM (SDR)Samsung?CMOS?[104]
2002?128 MbitSGRAM (GDDR2)Samsung?CMOS?[105]
2003?256 MbitSGRAM (GDDR2)Samsung?CMOS?[105]
SGRAM (GDDR3)
March 2005K4D553238F256 MbitSGRAM (GDDR)Samsung?CMOS77 mm2[106]
October 2005?256 MbitSGRAM (GDDR4)Samsung?CMOS?[107]
2005?512 MbitSGRAM (GDDR4)Hynix?CMOS?[86]
2007?1024 MbitSGRAM (GDDR5)Hynix60 nm
2009?2048 MbitSGRAM (GDDR5)Hynix40 nm
2010K4W1G1646G1024 MbitSGRAM (GDDR3)Samsung?CMOS100 mm2[108]
2012?4096 MbitSGRAM (GDDR3)SK Hynix?CMOS?[94]
2013??HBM
March 2016MT58K256M32JA8 GbitSGRAM (GDDR5X)Micron20 nmCMOS140 mm2[109]
June 2016?32 GbitHBM2Samsung20 nmCMOS?[110][111]
2017?64 GbitHBM2Samsung20 nmCMOS?[110]
January 2018K4ZAF325BM16 GbitSGRAM (GDDR6)Samsung10 nmFinFET225 mm2[112][113][114]

See also

References

  1. ^ "RAM". Cambridge English Dictionary. Retrieved 11 July 2019.
  2. ^ "RAM". Oxford Advanced Learner's Dictionary. Retrieved 11 July 2019.
  3. ^ Gallagher, Sean (April 4, 2013). "Memory that never forgets: non-volatile DIMMs hit the market". Ars Technica. Archived from the original on July 8, 2017.
  4. ^ "1966: Semiconductor RAMs Serve High-speed Storage Needs". Computer History Museum.
  5. ^ "IBM Archives -- FAQ's for Products and Services". ibm.com. Archived from the original on 2012-10-23.
  6. ^ Napper, Brian, Computer 50: The University of Manchester Celebrates the Birth of the Modern Computer, archived from the original on 4 May 2012, retrieved 26 May 2012
  7. ^ Williams, F. C.; Kilburn, T. (Sep 1948), "Electronic Digital Computers", Nature, 162 (4117): 487, Bibcode:1948Natur.162..487W, doi:10.1038/162487a0, S2CID 4110351. Reprinted in The Origins of Digital Computers.
  8. ^ Williams, F. C.; Kilburn, T.; Tootill, G. C. (Feb 1951), "Universal High-Speed Digital Computers: A Small-Scale Experimental Machine", Proc. IEE, 98 (61): 13–28, doi:10.1049/pi-2.1951.0004, archived from the original on 2013-11-17.
  9. ^ Jump up to: Jump up to: a b c d e f g h i "1970: Semiconductors compete with magnetic cores". Computer History Museum. Retrieved 19 June 2019.
  10. ^ Jump up to: Jump up to: a b c d "1966: Semiconductor RAMs Serve High-speed Storage Needs". Computer History Museum. Retrieved 19 June 2019.
  11. ^ "1960 – Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum.
  12. ^ Solid State Design – Vol. 6. Horizon House. 1965.
  13. ^ "1968: Silicon Gate Technology Developed for ICs". Computer History Museum. Retrieved 10 August 2019.
  14. ^ US patent 3562721, Robert H. Norman, "Solid State Switching and Memory Apparatus", published 9 February 1971 
  15. ^ Jump up to: Jump up to: a b "DRAM". IBM100. IBM. 9 August 2017. Retrieved 20 September 2019.
  16. ^ Toscal BC-1411 calculator. Archived 2017-07-29 at the Wayback Machine, Science Museum, London.
  17. ^ Jump up to: Jump up to: a b c "Spec Sheet for Toshiba "TOSCAL" BC-1411". Old Calculator Web Museum. Archived from the original on 3 July 2017. Retrieved 8 May 2018.
  18. ^ Jump up to: Jump up to: a b c Toshiba "Toscal" BC-1411 Desktop Calculator Archived 2007-05-20 at the Wayback Machine
  19. ^ "1966: Semiconductor RAMs Serve High-speed Storage Needs". Computer History Museum.
  20. ^ Jump up to: Jump up to: a b "Robert Dennard". Encyclopedia Britannica. Retrieved 8 July 2019.
  21. ^ Jump up to: Jump up to: a b Lojek, Bo (2007). History of Semiconductor Engineering. Springer Science & Business Media. pp. 362–363. ISBN 9783540342588. The i1103 was manufactured on a 6-mask silicon-gate P-MOS process with 8 μm minimum features. The resulting product had a 2,400 μm2 memory cell size, a die size just under 10 mm2, and sold for around $21.
  22. ^ Bellis, Mary. "The Invention of the Intel 1103". Archived from the original on 2020-03-14. Retrieved 2015-07-11.
  23. ^ Jump up to: Jump up to: a b c "Electronic Design". Electronic Design. 41 (15–21). Hayden Publishing Company. 1993. The first commercial synchronous DRAM, the Samsung 16-Mbit KM48SL2000, employs a single-bank architecture that lets system designers easily transition from asynchronous to synchronous systems.
  24. ^ "KM48SL2000-7 Datasheet". Samsung. August 1992. Retrieved 19 June 2019.
  25. ^ "Samsung Electronics Develops First 128Mb SDRAM with DDR/SDR Manufacturing Option". Samsung Electronics. Samsung. 10 February 1999. Retrieved 23 June 2019.
  26. ^ "Samsung Electronics Comes Out with Super-Fast 16M DDR SGRAMs". Samsung Electronics. Samsung. 17 September 1998. Retrieved 23 June 2019.
  27. ^ Sze, Simon M. (2002). Semiconductor Devices: Physics and Technology (PDF) (2nd ed.). Wiley. p. 214. ISBN 0-471-33372-7.
  28. ^ "Shadow Ram". Archived from the original on 2006-10-29. Retrieved 2007-07-24.
  29. ^ The term was coined in "Archived copy" (PDF). Archived (PDF) from the original on 2012-04-06. Retrieved 2011-12-14.{{cite web}}: CS1 maint: archived copy as title (link).
  30. ^ "Platform 2015: Intel Processor and Platform Evolution for the Next Decade" (PDF). March 2, 2005. Archived (PDF) from the original on April 27, 2011.
  31. ^ Agarwal, Vikas; Hrishikesh, M. S.; Keckler, Stephen W.; Burger, Doug (June 10–14, 2000). "Clock Rate versus IPC: The End of the Road for Conventional Microarchitectures" (PDF). Proceedings of the 27th Annual International Symposium on Computer Architecture. 27th Annual International Symposium on Computer Architecture. Vancouver, BC. Retrieved 14 July 2018.
  32. ^ Rainer Waser (2012). Nanoelectronics and Information Technology. John Wiley & Sons. p. 790. ISBN 9783527409273. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  33. ^ Chris Jesshope and Colin Egan (2006). Advances in Computer Systems Architecture: 11th Asia-Pacific Conference, ACSAC 2006, Shanghai, China, September 6-8, 2006, Proceedings. Springer. p. 109. ISBN 9783540400561. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  34. ^ Ahmed Amine Jerraya and Wayne Wolf (2005). Multiprocessor Systems-on-chips. Morgan Kaufmann. pp. 90–91. ISBN 9780123852519. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  35. ^ Celso C. Ribeiro and Simone L. Martins (2004). Experimental and Efficient Algorithms: Third International Workshop, WEA 2004, Angra Dos Reis, Brazil, May 25-28, 2004, Proceedings, Volume 3. Springer. p. 529. ISBN 9783540220671. Archived from the original on August 1, 2016. Retrieved March 31, 2014.
  36. ^ "SSD Prices Continue to Fall, Now Upgrade Your Hard Drive!". MiniTool. 2018-09-03. Retrieved 2019-03-28.
  37. ^ Coppock, Mark (31 January 2017). "If you're buying or upgrading your PC, expect to pay more for RAM". www.digitaltrends.com. Retrieved 2019-03-28.
  38. ^ IBM first in IC memory. IBM Corporation. 1965. Retrieved 19 June 2019. {{cite book}}: |website= ignored (help)
  39. ^ Jump up to: Jump up to: a b Sah, Chih-Tang (October 1988). "Evolution of the MOS transistor-from conception to VLSI" (PDF). Proceedings of the IEEE. 76 (10): 1280–1326 (1303). Bibcode:1988IEEEP..76.1280S. doi:10.1109/5.16328. ISSN 0018-9219.
  40. ^ Jump up to: Jump up to: a b c d e "Late 1960s: Beginnings of MOS memory" (PDF). Semiconductor History Museum of Japan. 2019-01-23. Retrieved 27 June 2019.
  41. ^ Jump up to: Jump up to: a b c d e f g h "A chronological list of Intel products. The products are sorted by date" (PDF). Intel museum. Intel Corporation. July 2005. Archived from the original (PDF) on August 9, 2007. Retrieved July 31, 2007.
  42. ^ Jump up to: Jump up to: a b c d "1970s: SRAM evolution" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  43. ^ Jump up to: Jump up to: a b Pimbley, J. (2012). Advanced CMOS Process Technology. Elsevier. p. 7. ISBN 9780323156806.
  44. ^ "Intel Memory". Intel Vintage. Archived from the original on 2022-03-19. Retrieved 2019-07-06.
  45. ^ Jump up to: Jump up to: a b Component Data Catalog (PDF). Intel. 1978. p. 3. Retrieved 27 June 2019.
  46. ^ "Silicon Gate MOS 2102A". Intel. Retrieved 27 June 2019.
  47. ^ Jump up to: Jump up to: a b "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF). Semiconductor History Museum of Japan. Retrieved 5 July 2019.
  48. ^ Jump up to: Jump up to: a b c d e f g h i j k l "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
  49. ^ Isobe, Mitsuo; Uchida, Yukimasa; Maeguchi, Kenji; Mochizuki, T.; Kimura, M.; Hatano, H.; Mizutani, Y.; Tango, H. (October 1981). "An 18 ns CMOS/SOS 4K static RAM". IEEE Journal of Solid-State Circuits. 16 (5): 460–465. Bibcode:1981IJSSC..16..460I. doi:10.1109/JSSC.1981.1051623. S2CID 12992820.
  50. ^ Yoshimoto, M.; Anami, K.; Shinohara, H.; Yoshihara, T.; Takagi, H.; Nagao, S.; Kayano, S.; Nakano, T. (1983). "A 64Kb full CMOS RAM with divided word line structure". 1983 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. Vol. XXVI. pp. 58–59. doi:10.1109/ISSCC.1983.1156503. S2CID 34837669.
  51. ^ Havemann, Robert H.; Eklund, R. E.; Tran, Hiep V.; Haken, R. A.; Scott, D. B.; Fung, P. K.; Ham, T. E.; Favreau, D. P.; Virkus, R. L. (December 1987). "An 0.8 μm 256K BiCMOS SRAM technology". 1987 International Electron Devices Meeting. pp. 841–843. doi:10.1109/IEDM.1987.191564. S2CID 40375699.
  52. ^ Shahidi, Ghavam G.; Davari, Bijan; Dennard, Robert H.; Anderson, C. A.; Chappell, B. A.; et al. (December 1994). "A room temperature 0.1 μm CMOS on SOI". IEEE Transactions on Electron Devices. 41 (12): 2405–2412. Bibcode:1994ITED...41.2405S. doi:10.1109/16.337456. S2CID 108832941.
  53. ^ Jump up to: Jump up to: a b c "Japanese Company Profiles" (PDF). Smithsonian Institution. 1996. Retrieved 27 June 2019.
  54. ^ Jump up to: Jump up to: a b c d "History: 1990s". SK Hynix. Archived from the original on 5 February 2021. Retrieved 6 July 2019.
  55. ^ "Intel: 35 Years of Innovation (1968–2003)" (PDF). Intel. 2003. Retrieved 26 June 2019.
  56. ^ The DRAM memory of Robert Dennard history-computer.com
  57. ^ "Manufacturers in Japan enter the DRAM market and integration densities are improved" (PDF). Semiconductor History Museum of Japan. Retrieved 27 June 2019.
  58. ^ Jump up to: Jump up to: a b c d e f g h i j Gealow, Jeffrey Carl (10 August 1990). "Impact of Processing Technology on DRAM Sense Amplifier Design" (PDF). Massachusetts Institute of Technology. pp. 149–166. Retrieved 25 June 2019 – via CORE.
  59. ^ "Silicon Gate MOS 2107A". Intel. Retrieved 27 June 2019.
  60. ^ "One of the Most Successful 16K Dynamic RAMs: The 4116". National Museum of American History. Smithsonian Institution. Archived from the original on 2023-05-31. Retrieved 20 June 2019.
  61. ^ Memory Data Book And Designers Guide (PDF). Mostek. March 1979. pp. 9 & 183.
  62. ^ «Передовые технологии интегральных схем: первая динамическая оперативная память емкостью 294 912 бит (288 КБ)» . Национальный музей американской истории . Смитсоновский институт . Проверено 20 июня 2019 г.
  63. ^ «История компьютера за 1984 год» . Компьютерная надежда . Проверено 25 июня 2019 г.
  64. ^ «Японские технические рефераты» . Японские технические рефераты . 2 (3–4). Университетские микрофильмы: 161. 1987. Анонс 1M DRAM в 1984 году положил начало эпохе мегабайт.
  65. ↑ Перейти обратно: Перейти обратно: а б Робинсон, Артур Л. (11 мая 1984 г.). «Экспериментальные чипы памяти достигают 1 мегабита: по мере того, как они становятся больше, память становится все более важной частью бизнеса интегральных схем, как с технологической, так и с экономической точки зрения». Наука . 224 (4649): 590–592. дои : 10.1126/science.224.4649.590 . ISSN   0036-8075 . ПМИД   17838349 .
  66. ^ Книга данных MOS-памяти (PDF) . Техасские инструменты . 1984. стр. 4–15 . Проверено 21 июня 2019 г.
  67. ^ «Известные графические чипы: TI TMS34010 и VRAM» . Компьютерное общество IEEE . 10 января 2019 года . Проверено 29 июня 2019 г.
  68. ^ «Двухпортовый графический буфер μPD41264, 256 КБ» (PDF) . НЭК Электроникс . Проверено 21 июня 2019 г.
  69. ^ «Схема сенсорного усилителя для переключения нескольких входов при малой мощности» . Гугл Патенты . Проверено 21 июня 2019 г.
  70. ^ «Точные методы КМОП позволяют создать 1 МБ VSRAM» . Японские технические рефераты . 2 (3–4). Университетские микрофильмы: 161. 1987.
  71. ^ Ханафи, Хусейн И.; Лу, Ники СиСи; Чао, Х.Х.; Хван, Вэй; Хенкельс, штат Вашингтон; Радживакумар, ТВ; Терман, Л.М.; Франч, Роберт Л. (октябрь 1988 г.). «Высокоскоростная DRAM, 128 кбит*4, 20 нс и скорость передачи данных 330 Мбит/с». Журнал IEEE твердотельных схем . 23 (5): 1140–1149. Бибкод : 1988IJSSC..23.1140L . дои : 10.1109/4.5936 .
  72. ^ Преодолевая гигабитный барьер, DRAM в ISSCC предвещают серьезное влияние на проектирование систем. (динамическая оперативная память; Международная конференция по твердотельным схемам; исследования и разработки Hitachi Ltd. и NEC Corp.) , 9 января 1995 г.
  73. ^ Скотт, Дж. Ф. (2003). «Нано-сегнетоэлектрики» . В Цакалакосе, Томас; Овидько Илья Александрович; Васудеван, Асури К. (ред.). Наноструктуры: синтез, функциональные свойства и применение . Springer Science & Business Media . стр. 584–600 (597). ISBN  9789400710191 .
  74. ^ «Новая псевдо-SRAM емкостью 32 МБ от Toshiba — не подделка» . Инженер . 24 июня 2001 г. Архивировано из оригинала 29 июня 2019 г. Проверено 29 июня 2019 г.
  75. ^ «Исследование индустрии DRAM» (PDF) . Массачусетский технологический институт . 8 июня 2010 г. Проверено 29 июня 2019 г.
  76. ↑ Перейти обратно: Перейти обратно: а б Здесь K , M , G или T относятся к двоичным префиксам, основанным на степени 1024.
  77. ^ «Технический паспорт KM48SL2000-7» . Samsung . Август 1992 года . Проверено 19 июня 2019 г.
  78. ↑ Перейти обратно: Перейти обратно: а б «MSM5718C50/MD5764802» (PDF) . Оки Полупроводник . Февраль 1999 г. Архивировано (PDF) из оригинала 21 июня 2019 г. Проверено 21 июня 2019 г.
  79. ^ «Ультра 64 Технические характеристики». Следующее поколение . № 14. Imagine Media . Февраль 1996 г. с. 40.
  80. ^ «Прямая RDRAM» (PDF) . Рамбус . 12 марта 1998 г. Архивировано (PDF) из оригинала 21 июня 2019 г. Проверено 21 июня 2019 г.
  81. ↑ Перейти обратно: Перейти обратно: а б «Samsung Electronics представляет сверхбыстрые 16-мегабайтные DDR SGRAM» . Самсунг Электроникс . Samsung . 17 сентября 1998 года . Проверено 23 июня 2019 г.
  82. ↑ Перейти обратно: Перейти обратно: а б с «Samsung Electronics разрабатывает первую SDRAM емкостью 128 МБ с возможностью производства DDR/SDR» . Самсунг Электроникс . Samsung . 10 февраля 1999 года . Проверено 23 июня 2019 г.
  83. ↑ Перейти обратно: Перейти обратно: а б с «Samsung демонстрирует первый в мире прототип памяти DDR 3» . Физика.орг . 17 февраля 2005 г. Проверено 23 июня 2019 г.
  84. ↑ Перейти обратно: Перейти обратно: а б «История» . Самсунг Электроникс . Samsung . Проверено 19 июня 2019 г.
  85. ↑ Перейти обратно: Перейти обратно: а б «EMOTION ENGINE И ГРАФИЧЕСКИЙ СИНТЕЗАТОР, ИСПОЛЬЗУЕМЫЙ В ЯДРЕ PLAYSTATION, СТАНОВЯТСЯ ОДНИМ ЧИПОМ» (PDF) . Сони . 21 апреля 2003 г. Архивировано (PDF) из оригинала 27 февраля 2017 г. Проверено 26 июня 2019 г.
  86. ↑ Перейти обратно: Перейти обратно: а б с д и ж г «История: 2000-е» . az5miao . Проверено 4 апреля 2022 г.
  87. ^ «Samsung разрабатывает самую быструю в отрасли SRAM DDR3 для высокопроизводительных электронных данных и сетевых приложений» . Самсунг Полупроводник . Samsung . 29 января 2003 года . Проверено 25 июня 2019 г.
  88. ^ «Elpida поставляет модули DDR2 емкостью 2 ГБ» . Спрашивающий . 4 ноября 2003 г. Архивировано из оригинала 10 июля 2019 г. . Проверено 25 июня 2019 г. {{cite news}}: CS1 maint: неподходящий URL ( ссылка )
  89. ^ «Samsung представляет первую в отрасли 2-гигабитную память DDR2 SDRAM» . Самсунг Полупроводник . Samsung . 20 сентября 2004 года . Проверено 25 июня 2019 г.
  90. ^ иен за 3 года» pc.watch.impress.co.jp . Инвестиции в размере 200 миллиардов «Sony представляет полупроводниковое оборудование, совместимое с техпроцессом 65 нм Архивировано из оригинала 13 августа 2016 г.
  91. ^ Инженеры ATI через Дэйва Бауманна из Beyond 3D.
  92. ^ «Наше гордое наследие с 2000 по 2009 год» . Самсунг Полупроводник . Samsung . Проверено 25 июня 2019 г.
  93. ^ «Чипы Samsung DDR3 емкостью 2 ГБ, изготовленные по 50-нм техпроцессу, являются самыми маленькими в отрасли» . СлэшГир . 29 сентября 2008 года . Проверено 25 июня 2019 г.
  94. ↑ Перейти обратно: Перейти обратно: а б с д «История: 2010-е» . az5miao . Проверено 4 апреля 2022 г.
  95. ^ «Наше гордое наследие с 2010 года по настоящее время» . Самсунг Полупроводник . Samsung . Проверено 25 июня 2019 г.
  96. ^ «Samsung Electronics объявляет о выпуске первой в отрасли оперативной памяти LPDDR5 емкостью 8 ГБ для мобильных приложений 5G и искусственного интеллекта» . Samsung . 17 июля 2018 г. Проверено 8 июля 2019 г.
  97. ^ «Samsung представляет вместительную оперативную память DDR4 объемом 256 ГБ» . Аппаратное обеспечение Тома . 6 сентября 2018 года. Архивировано из оригинала 21 июня 2019 года . Проверено 4 апреля 2022 г.
  98. ^ Технический паспорт HM5283206 . Хитачи . 11 ноября 1994 года . Проверено 10 июля 2019 г.
  99. ^ «Hitachi HM5283206FP10 8 Мбит SGRAM» (PDF) . Смитсоновский институт . Архивировано (PDF) из оригинала 16 июля 2003 г. Проверено 10 июля 2019 г.
  100. ^ Технический паспорт μPD481850 . НЭК . 6 декабря 1994 года . Проверено 10 июля 2019 г.
  101. ^ Специальная память NEC . НЭК . Осень 1995 г. с. 359 . Проверено 21 июня 2019 г.
  102. ^ UPD4811650 Технический паспорт . НЭК . Декабрь 1997 года . Проверено 10 июля 2019 г.
  103. ^ Такеучи, Кей (1998). «16 МБИТ СИНХРОННОЙ ГРАФИЧЕСКОЙ ОЗУ: μPD4811650» . NEC Device Technology International (48) . Проверено 10 июля 2019 г.
  104. ^ «Samsung анонсирует первую в мире SGRAM с частотой 222 МГц и 32 Мбит для 3D-графики и сетевых приложений» . Самсунг Полупроводник . Samsung . 12 июля 1999 года . Проверено 10 июля 2019 г.
  105. ↑ Перейти обратно: Перейти обратно: а б «Samsung Electronics объявляет о выпуске JEDEC-совместимой памяти GDDR2 емкостью 256 МБ для 3D-графики» . Самсунг Электроникс . Samsung . 28 августа 2003 года . Проверено 26 июня 2019 г.
  106. ^ «Технический паспорт K4D553238F» . Самсунг Электроникс . Март 2005 года . Проверено 10 июля 2019 г.
  107. ^ «Samsung Electronics разрабатывает первую в отрасли сверхбыструю графическую память GDDR4» . Самсунг Полупроводник . Samsung . 26 октября 2005 года . Проверено 8 июля 2019 г.
  108. ^ «Техническое описание K4W1G1646G-BC08» (PDF) . Самсунг Электроникс . Ноябрь 2010 г. Архивировано (PDF) из оригинала 24 января 2022 г. Проверено 10 июля 2019 г.
  109. ^ Шилов Антон (29 марта 2016 г.). «Micron начинает тестировать память GDDR5X и раскрывает характеристики чипов» . АнандТех . Проверено 16 июля 2019 г.
  110. ↑ Перейти обратно: Перейти обратно: а б Шилов Антон (19 июля 2017 г.). «Samsung увеличивает объемы производства чипов HBM2 емкостью 8 ГБ из-за растущего спроса» . АнандТех . Проверено 29 июня 2019 г.
  111. ^ «ХБМ» . Самсунг Полупроводник . Samsung . Проверено 16 июля 2019 г.
  112. ^ «Samsung Electronics начинает производство первой в отрасли 16-гигабитной памяти GDDR6 для передовых графических систем» . Samsung . 18 января 2018 года . Проверено 15 июля 2019 г.
  113. ^ Киллиан, Зак (18 января 2018 г.). «Samsung запускает свои заводы для массового производства памяти GDDR6» . Технический отчет . Проверено 18 января 2018 г.
  114. ^ «Samsung начинает производство самой быстрой памяти GDDR6 в мире» . Wccftech . 18 января 2018 года . Проверено 16 июля 2019 г.

Внешние ссылки

Retrieved from "https://en.wikipedia.org/w/index.php?title=Random-access_memory&oldid=1229936257#Memory_wall"
Arc.Ask3.Ru: конец переведенного документа.
Arc.Ask3.Ru
Номер скриншота №: a5f1de6b1e3ebfc2fa0f8373d1cd23fe__1718798640
URL1:https://arc.ask3.ru/arc/aa/a5/fe/a5f1de6b1e3ebfc2fa0f8373d1cd23fe.html
Заголовок, (Title) документа по адресу, URL1:
Random-access memory - Wikipedia
Данный printscreen веб страницы (снимок веб страницы, скриншот веб страницы), визуально-программная копия документа расположенного по адресу URL1 и сохраненная в файл, имеет: квалифицированную, усовершенствованную (подтверждены: метки времени, валидность сертификата), открепленную ЭЦП (приложена к данному файлу), что может быть использовано для подтверждения содержания и факта существования документа в этот момент времени. Права на данный скриншот принадлежат администрации Ask3.ru, использование в качестве доказательства только с письменного разрешения правообладателя скриншота. Администрация Ask3.ru не несет ответственности за информацию размещенную на данном скриншоте. Права на прочие зарегистрированные элементы любого права, изображенные на снимках принадлежат их владельцам. Качество перевода предоставляется как есть. Любые претензии, иски не могут быть предъявлены. Если вы не согласны с любым пунктом перечисленным выше, вы не можете использовать данный сайт и информация размещенную на нем (сайте/странице), немедленно покиньте данный сайт. В случае нарушения любого пункта перечисленного выше, штраф 55! (Пятьдесят пять факториал, Денежную единицу (имеющую самостоятельную стоимость) можете выбрать самостоятельно, выплаичвается товарами в течение 7 дней с момента нарушения.)